FPGA合成编码

1 决策树

于FPGA推断使用if else报表及case达到。

a) if else 是有特权的，类似于优先编码（当两个条件同一时候成立，仅推断条件靠前的成立），所以当有特权条件时应该採用if else结构，对于并行的if条件语句其特权顺序恰好与if else 相反。

b) case 语句经常（不总是）用在全部条件互不相容的条件下进行的。

可是默认条件下case依旧是有特权的。编译器会选择附加逻辑产生特权逻辑。假设我们确定条件是相互排斥的，那么我们能够利用编译伪指令‘parallel_case’来实现全然并行结构。

c)  对于case默认条件下当全部条件均不满足则保持当前值，我们也能够採用伪指令full_case来取消默认条件。

2 利用堵塞赋值能够模拟组合逻辑。非堵塞赋值能够模拟时序逻辑。可是不能把堵塞和非堵塞混合到一个always模块中。

3 for loop能够用来压缩某些功能一致的语句。

4 Idef应该为全局定义利用。

5 參数应该为局部利用，从模块到模块转换。

6 命名的参数传递是不是一个参数或位置较好deparameter.

版权声明：本文博主原创文章，博客，未经同意不得转载。