FPGA热设计

任何芯片要工作,必须满足一个温度范围,这个温度是指硅片上的温度,通常称之为结温(junction temperature)。
ALTERA的FPGA分为商用级(commercial)和工业级(induatrial)两种,商用级的芯片可以正常工作的结温范围为0~85摄氏度,而工业级芯片的范围是-40~100摄氏度。在实际电路中,我们必须保证芯片的结温在其可以承受的范围之内。
随着芯片的功耗越来越大,在工作的时候就会产生越来越多的热量。如果要维持芯片的结温在正常的范围以内,就需要采取一定的方法使得芯片产生的热量迅速发散到环境中去。
学过中学物理的人都知道,热量传递主要采用三种方法,即传导、对流和辐射,芯片向外散热同样是采用这几种方式。
下图所示为一个芯片散热的简化模型。图中芯片产生的热量主要传给芯片外封装,如果没有贴散热片,就由芯片封装外壳直接散布到环境中去;如果加了散热片,热量就会由芯片的外封装通过散热片胶传到散热片上,再由散热片传到环境中。一般来说,散热片的表面积都做的相当大,与空气的接触面就大,这样有利于传热。在平时的实践中已经发现,绝大多数散热片都是黑色的,由于黑色物体容易向外辐射热量,这样也有利于热量向外散发。而且散热片表面的风速越快,散热越好。

简化的芯片热流模型
除此之外,有一小部分热量经过芯片衬底传导到芯片的焊锡球上,再经由PCB把热量散步到环境中。由于这部分热量所占的比例比较小,所以在下面讨论芯片封装和散热片的热阻时就忽略了这一部分。
首先需要理解“热阻(thermal resistance)”的概念,热阻是描述物体导热的能力,热阻越小,导热性越好,反之越差,这一点有点类似电阻的概念。
从芯片的硅片到环境的热阻,假设所有的热量都最终由散热片散布到环境中,这样可以得到一个简单的热阻模型,如下图:

带散热片的芯片散热模型
从硅片到环境的总热阻称为JA,因此满足:
JA=JC+CS+SA
JC是指芯片到外封装的热阻,一般由芯片供应商提供;CS是指芯片外封装到散热片的热阻,如果散热片采用导热胶附着在芯片表面,这个热阻就是指导热胶的热阻,一般由导热胶供应商提供;SA是指散热片到环境的热阻,一般由散热片厂家给出这个热阻值,这个热阻值是随着风速的提高而降低的,厂家通常会给出不同风速情况下的热阻值。
芯片的封装本身就是作为一个散热装置。如果芯片没有加散热片,JA就是硅片经过外封装,再到环境中的热阻值,这个值显然要大于有散热片是的JA值。这个值取决于芯片本身封装的特性,一般由芯片厂家提供。
下图显示为ALTERA的STRATIX IV器件的封装热阻。其中给出了各种风速下的芯片的JA值,这些值可以用来计算无散热器时的情况。另外,其中的JC是用来计算带散热片时的总JA值。

Stratix iv器件封装的热阻
假设硅片消耗的功率是P,则:
TJ(结温)=TA+P*JA
需要满足TJ不能超过芯片允许的最大的结温,再根据环境温度和芯片实际消耗的功率,可以计算出对JA最大允许的要求。
JAMax=(TJMax - TA)/P TA(环境温度)
如果芯片封装本身的JA大于这个值,那么必须考虑给芯片加合适的散热装置,以降低芯片到环境的有效JA值,防止芯片过热。
在实际的系统中,部分热量也会从PCB散出,如果PCB层数多,面积较大,也是非常有利于散热的。
版权所有权归卿萃科技 杭州FPGA事业部,转载请注明出处
作者:杭州卿萃科技ALIFPGA
原文地址:杭州卿萃科技FPGA极客空间 微信公众号

扫描二维码关注杭州卿萃科技FPGA极客空间
FPGA热设计的更多相关文章
- 优化基于FPGA的深度卷积神经网络的加速器设计
英文论文链接:http://cadlab.cs.ucla.edu/~cong/slides/fpga2015_chen.pdf 翻译:卜居 转载请注明出处:http://blog.csdn.net/k ...
- FPGA与simulink联合实时环路系列——实验三 按键key
实验三 按键key 实验内容 在FPGA的实验中,经常涉及到按键的使用,按键是必不可少的人机交互的器件之一,在这些实验中,有时将按键的键值读取显示到数码管.LCD或者是通过串口传送到PC的串口助手上进 ...
- FPGA与simulink联合实时环路系列——实验二LED
实验二LED 实验内容 在实验一的基础上,将simulink产生的测试信号输出到FPGA开发板上的LED灯进行显示,这里要在生成的硬件模型上进行修改,将传送到FPGA的信号输出到8个LED灯上,并且对 ...
- FPGA优化之高扇出
Fanout即扇出,模块直接调用的下级模块的个数,如果这个数值过大的话,在FPGA直接表现为net delay较大,不利于时序收敛.因此,在写代码时应尽量避免高扇出的情况.但是,在某些特殊情况下,受到 ...
- 关于 FPGA 内部信号扇入扇出
扇入.扇出系数 扇入系数是指门电路允许的输入端数目.一般门电路的扇入系数为1—5,最多不超过8.扇出系数是指一个门的输出端所驱动同类型门的个数,或称负载能力.一般门电路的扇出系数为8,驱动器的扇出系数 ...
- FPGA Timing笔记
很多FPGA工程师都会遇到timing的问题,如何让FPGA跑到更快的处理频率是永久话题.决定FPGA的timing关键是什么?如何才能跑到更快的频率呢? A. 第一步需要了解FPGA的timing路 ...
- FPGA的引脚VCCINT 、VCCIO VCCA
首先是看到FPGA在配置的时候有三种不同的电VCCINT .VCCIO VCCA,于是就查了下有什么不同: FPGA一般会有许多引脚,那它们都有什么用呢? VCCINT为施加于 FPGA 内核逻辑的电 ...
- FPGA与simulink联合实时环路系列——实验一 测试
实验一 测试 实验内容 在simulink创建测试模块,通过测试模块产生信号,再传送到FPGA,FPGA读出后再将信号无处理传送回simulink进行显示.由此来测试整个硬件在环的功能是否正常,并且熟 ...
- FPGA与simulink联合实时环路系列—开篇
FPGA与simulink联合实时环路系列—开篇 作为网络上第一个开源此技术,笔者迫不及待地想将此技术分享出来,希望大家多多支持.笔者从2011年接触FPGA以来,从各个方面使用FPGA,无论是控制. ...
随机推荐
- Node.js 项目的配置文件
在 Node.js 中可以通过process.env来访问当前的环境变量信息,比如: { PATH: '/usr/local/bin:/usr/bin:/bin:/usr/sbin:/sbin', T ...
- 换个思维,boot结合vue做后台管理
可以添加,可以删除.动态的添加数据. 不用操作dom,只要操作json数据即可. <form class="form-horizontal addForm" id=" ...
- BZOJ 4726 [POI2017]Sabota?:树形dp
传送门 题意 某个公司有 $ n $ 个人,上下级关系构成了一个有根树.其中有个人是叛徒(这个人不知道是谁).对于一个人, 如果他下属(直接或者间接, 不包括他自己)中叛徒占的比例超过 $ x $ , ...
- css滚动相关问题记录
1) 关于滑动加速优化,可以通过css进行处理 例如,html如下: <div class="content-dialog"> <h1>活动规则</h ...
- CodeForces 385 D.Bear and Floodlight 状压DP
枚举灯的所有可能状态(亮或者不亮)(1<<20)最多可能的情况有1048576种 dp[i]表示 i 状态时灯所能照射到的最远距离(i 的二进制中如果第j位为0,则表示第j个灯不亮,否则就 ...
- 三十五 Python分布式爬虫打造搜索引擎Scrapy精讲—scrapy分布式爬虫要点
1.分布式爬虫原理 2.分布式爬虫优点 3.分布式爬虫需要解决的问题
- idea结合git使用
1.下载安装好git.exe2. 2.安装好以后在cmd输入git 3.在idea配置git环境 4.托管项目到码云 5.登录码云官网,地址就是你在码云注册的账号和密码
- 重新认识HBase,Cassandra列存储——本质是还是行存储,只是可以动态改变列(每行对应的数据字段)数量而已,当心不是parquet
行先是以一种非常独特的方式被索引,随后Bigtable利用行键对数据进行分割,将它们分布到集群中.列可以被迅速地定义在行中,让Bigtable适用于大多数的非模式环境. 数据在表面上最初是由行进行排列 ...
- springmvc用来绑定参数的注解(转)
引言: 原文链接:http://blog.csdn.net/kobejayandy/article/details/12690161 接上一篇文章,对@RequestMapping进行地址映射讲解之后 ...
- laravel发送邮件
这里已163为例: 1..env文件配置和mail.php配置(默认使用.env) MAIL_DRIVER=smtp MAIL_HOST=smtp.163.com MAIL_PORT=465 MAIL ...