【计组】《计算机组成与体系结构性能设计》William Stallings 第2部分 计算机系统 第3章 计算机功能和互连的顶层视图

关键词

address bus 地址总线　　　　　　asynchronous timing 异步时序　　　　　　bus 总线　　　　　　bus arbitration 总线仲裁

bus width 总线宽度　　　　　　centralized arbitration 集中式仲裁　　　　　　data bus 数据总线　　　　　　disable interrupt 禁止中断

distributed arbitration 分布式仲裁　　　　　　instruction cycle 指令周期　　　　　　instruction execute 指令执行　　　　　　instruction fetch 取指令

interrupt 中断　　　　　　interrupt handler 中断处理　　　　　　interrupt service routine 中断服务程序　　　　　　memory address register(MAR) 存储器地址寄存器

memory buffer register(MBR) 存储器缓冲寄存器　　　　　　peripheral component interconnect(PCI) 外部设备互联

synchronous timing 同步时序　　　　　　system bus 系统总线

思考题

1.计算机指令的功能通常分为哪几类？

　　1.处理器-存储器：数据可以 从处理器传输到存储器 或者 从存储器传输到处理器

　　2.处理器-I/O：数据在处理器和I/O模块之间传输，数据可以传送到或来自外部设备

　　3.数据处理：处理器对数据进行操作

　　4.控制：指令改变执行顺序

2.列出并简要定义指令执行的可能状态

　　指令地址计算 iac：决定下一条地将要执行的指令地址

　　读取指令 if：将指令从存储器单元读取到处理器中

　　指令操作译码 iod：分析指令，以决定将执行何种操作以及将使用的操作数

　　操作数地址计算 oac：如果该操作包含I/O操作数访问，那么决定操作数地址

　　取操作数 of：从存储器读取操作数

　　数据操作 do：完成指令需要的操作

　　存储操作数 os：将结果写入存储器或输出到I/O

3.列出并简要说明多重中断的两种处理方法

　　1.在中断处理过程中禁止其他中断，中断处理程序完成后，处理器再检查中断，中断按照顺序处理

　　2.定义中断优先级，并且允许优先级高的中断引起低级中断处理程序本身被中断

4.计算机互联结构（如总线）必须支持何种类型的传送？

　　存储器到处理器：处理器从存储器中读取一条指令 或者 一个单元的数据

　　处理器到存储器：处理器向存储器写一个单元的数据

　　I/O到处理器：处理器通过I/O模块从I/O设备读取数据

　　处理器到I/O：处理器向I/O设备发送数据

　　I/O与存储器之间：I/O模块允许与存储器直接交换数据，使用直接存储器存储DMA，而不通过处理器

5.与单总线相比，使用多总线有什么好处?

　　1.总线连接设备多的话，传输延迟越大。而这个延迟决定了设备协调总线使用所花费的时间。当总线控制频繁地由一个设备传递到另一个设备时，传输延迟明显的影响性能。而多总线传输延迟短。
　　2.当聚集的传输请求接近总线容量，总线成为瓶颈。通过提高总线的数据传输率或使用更宽的总线，虽然可以能够缓解。

　　　　但是挂接设备产生的数据传输率增加更快，这是单一总线的失败，而多总线可以缓冲这些传输。
　　3.同时允许系统支持更广泛更多的I/O设备（总线与I/O设备的速度容易匹配）
6.列出并简要定义PCI信号线的功能组

　　49线必须：

　　　　系统引脚：包括时钟和复位引脚

　　　　地址和数据引脚：包括32根分时复用的地址线和数据线

　　　　接口控制引脚：控制数据交互的时序，并提供发送端和接收端的协调

　　　　仲裁引脚：不共享的线，每个PCI主控制器有自己的一对仲裁线，直接连接到PCI总线仲裁器上

　　　　错误报告引脚：用于报告奇偶校验位以及其他错误

　　51线可选：

　　　　中断引脚：不共享的线。它们提供必须请求服务的PCI设备。

　　　　高速缓存支持引脚：需要用这些引脚来支持在处理器或者其他设备中能被高速缓存的PCI上的存储器

　　　　64位总线扩展引脚：包括32根分时复用的地址线和数据线

　　　　JTAG/边界扫描引脚：这些信号线支持IEEE标准1149.1定义的测速程序