韦东山教程ARM的时钟设置出现的问题及其解决方法

时钟设置是一个非常重要的环节，如果系统没有合适的时钟，根本无法工作。
   S3C2440的时钟复杂，分为FCLK,HCLK,PCLK。
    在程序测试中，曾出现这样一个错误。系统当前FCLK为400MHz，分频比是1:4:8，并且为同步工作模式。现在，欲重新设置时钟，把FCLK设置为200MHz，分频比设置为1:2:4。
    修改的程序是，先设置分频比，在重新设置FCLK。结果系统故障。 后来，先设置FCLK,再来设置分频比，就能正常工作。
    分析原因是由于原来FCLK为400MHz，现在突然将分频比改为1:2:4，结果HCLK突然就会变成200MHz，这超过了HCLK的极限(据查，S3C2440的HCLK最大为133MHz)，所以导致系统崩溃。而先将FCLK设置为200MHz，然后再更改分频比，就能保证HCLK始终都是100MHz，所以运行正常。
    另外，需要注意当分频比不是1:1的时候，要注意切换到同步工作模式。

卫东山的时钟设置代码在下载到nandflash中执行时，出现不能成功设置时钟频率的问题，程序源代码为：

#define S3C2410_MPLL_200MHZ     ((0x5c<<12)|(0x04<<4)|(0x00))
#define S3C2440_MPLL_200MHZ     ((0x5c<<12)|(0x01<<4)|(0x02))
/*
 * 对于MPLLCON寄存器，[19:12]为MDIV，[9:4]为PDIV，[1:0]为SDIV
 * 有如下计算公式：
 *  S3C2410: MPLL(FCLK) = (m * Fin)/(p * 2^s)
 *  S3C2440: MPLL(FCLK) = (2 * m * Fin)/(p * 2^s)
 *  其中: m = MDIV + 8, p = PDIV + 2, s = SDIV
 * 对于本开发板，Fin = 12MHz
 * 设置CLKDIVN，令分频比为：FCLK:HCLK:PCLK=1:2:4，
 * FCLK=200MHz,HCLK=100MHz,PCLK=50MHz
 */
void clock_init(void)
{
    // LOCKTIME = 0x00ffffff;   // 使用默认值即可
    CLKDIVN  = 0x03;            // FCLK:HCLK:PCLK=1:2:4, HDIVN=1,PDIVN=1

    /* 如果HDIVN非0，CPU的总线模式应该从“fast bus mode”变为“asynchronous bus mode” */
__asm__(
    "mrc    p15, 0, r1, c1, c0, 0\n"        /* 读出控制寄存器 */ 
    "orr    r1, r1, #0xc0000000\n"          /* 设置为“asynchronous bus mode” */
    "mcr    p15, 0, r1, c1, c0, 0\n"        /* 写入控制寄存器 */
    );
       /* 判断是S3C2410还是S3C2440 */
    if (((GSTATUS1 == 0x32410000) || (GSTATUS1 == 0x32410002)))
    {
        MPLLCON = S3C2410_MPLL_200MHZ;  /* 现在，FCLK=200MHz,HCLK=100MHz,PCLK=50MHz */
    }
    else
    { 
        MPLLCON = S3C2440_MPLL_200MHZ;  /* 现在，FCLK=200MHz,HCLK=100MHz,PCLK=50MHz */
    }

修改部分代码：

    /* 如果HDIVN非0，CPU的总线模式应该从“fast bus mode”变为“asynchronous bus mode” */
__asm__(
    "push   {r1}\n"
    "mrc    p15, 0, r1, c1, c0, 0\n"        /* 读出控制寄存器 */ 
    "orr    r1, r1, #0xc0000000\n"          /* 设置为“asynchronous bus mode” */
    "mcr    p15, 0, r1, c1, c0, 0\n"        /* 写入控制寄存器 */
    "pop    {r1}\n");

说明：程序中红色的字体是原来的代码中没有的，在实际测试中出现了问题，出现的问题是“没有成功的将时钟频率调

整到200MHz”。当将红色的两条指令添加上去时，可以成功设置时钟频率。

分析原因：原来的代码中设置同步模式的部分没有保存这段程序代码中的寄存器r1。但是我通过反汇编代码看到，编译器将r1一开始分配

为保存CPU时钟设置部分寄存器的基址（0x4C000000）,但是反汇编代码部分将r1破坏却没有保存，导致MPLLCON配置时实

际写进的寄存器不是MPLLCON，而是别的存储器地址，导致失败。

修改后的代码，保存了r1，所以能够正确配置MPLLCON。