DDR(二)

DDR与SDRAM的最大区别：内部L-Bank的规格不同。

SDRAM中的L-Bank存储单元的容量与芯片位宽相同，

DDRAM中的存储单元的容量是芯片位宽的一倍。

所以一次的地址访问，可以进行2-Prefetch。内部的L-Bank一次传输2Nbit的数据，分为Nbit的数据传给复用器，

然后在DQS信号的控制下，每次分Nbit进行传输。

差分时钟，CK/CK#，其中的CK#并不能理解为第二个触发时钟，它起到的作用是校准CK的上下沿。

(在CK上升沿快，下降沿慢的情况下，CK#则是上升沿慢，下降沿快，两者交点偏差减小)

命令控制发生在CLK与CLK#的交叉点。

数据的采样与传输，完全依靠DQS来进行同步。

在读取操作中，DQS与数据信号同时产生，DDR中的CL也表示从CAS发出到DQS生成的间隔。DQS与DQ之间的时间间隔表示为tAC，

是一个DDR中的时间参数，由数据预取所带来。

在数据写入时，以DQS高低电平的中部作为数据周期分割点，而不是上下沿，但数据的接收触发仍为DQS的上下沿。

在DDR中，写入延时已经不是0，这个时间被叫做DQS相对于写入命令的延时时间(tDQSS，WRITE Command to

the first corresponding rising edge of DQS)

Burst length在DDR中基本只有2，4，8三种。在DDR2之后只有4，8。

在DDR中，不能再使用DQM信号来屏蔽输出数据。写入时，仍然有效。

DDR中的DQS信号采样单边信号，在DDR2之后，采样差分信号。

DDR中有两个时钟，一个是外部的总线周期，一个是内部的工作时钟。DLL(Delayed Locked Loop)便用来平衡两个时钟，

使其同步。不同于PLL，DLL主要是不断的生成内部时钟与外部时钟的延迟量，来不断校准两个时钟。

.........................................................................................................................................................

在DDR2中，实现了4-bit的Prefetch，但是由于内部时钟频率变为外部时钟频率的一般，

所以DDR与DDR2在外部时钟频率一样的情况下，数据的传输效率是一样的。

OCD(Off-Chip Driver)：调整I/O接口端的电压，来补偿上拉/下拉电阻值。调整DQS与DQ之间的同步，是他们的上升沿/下降沿对齐。

ODT(On-Die Termination)：将之前外部的终结电阻移到片内，吸收电路中的信号，不让其在电路上形成反射。