xilinx VDMA IP核使用
VDMA实用配置说明
VDMA是通过AXI Stream协议对视频数据在PS与PL端进行搬运，开发者无需关注AXI Stream协议，在BlockDesign设计中只需要把相应信号进行连接即可。
VDMA配置有两个选项
1、 Basic：
选择地址位宽32bit 或者64bit；
FrameBuffer 1~32可选，通常选择3帧缓存；可避免图像割裂；
2、 Adanced：
写通道配置：
maxi_S2MM 是将stream流数据通过axi总线写进memory。
Fsync Options帧同步有三个选项none、s2mm fsync、s2mm tuser；
none被选择后AXI VDMA处于free run模式，VDMA会尽可能快速的搬运数据，不受外部触发信号所控制；
s2mm fsync被选择VDMA检测到s2mm fsync下降沿信号后开始搬运数据；
s2mm tuser被选择VDMA检测视频帧起始信号（SOF）即AXI4-Stream下的s2mm tuser信号，检测到信号拉高后开始搬运视频数据；
GenLockMode有四个选项Master、Slave、DynamicMaster、DynamicSlave；
Master：VDMA在s2mm_frame_ptr_out端口输出当前帧号；
Slave：When selected, Slave follows the Master by the frames set in the Frame Delay registereither by skipping or repeating frames. The GenlockEn (S2MM_VDMACR[3]=1) registershould be set to enable genlock synchronization between the Master and Slave. Itoutputs the current frame number on the mm2s_frame_ptr_out port.；
DynamicMaster：When selected, AXI VDMA skips the frame buffers that the Dynamic Slave is working on.
It outputs the completed frame number on the s2mm_frame_ptr_out port. GenlockEn
(S2MM_VDMACR[3]=1) register should be set to enable genlock
synchronization between Dynamic Master and Dynamic Slave.
DynamicSlave：When
selected, AXI VDMA follows the Dynamic Master either by skipping or repeating
frames. It outputs the current frame number on the s2mm_frame_ptr_out port.
GenlockEn (S2MM_VDMACR[3]=1) register should be set to enable gunlock
synchronization between Dynamic Master and Dynamic Slave.
读通道配置：
maxi_mm2s通道是将视频数据通过axi总线从memory读出；
maxis_mm2s 是将视频数据转成axis stream数据流形式；
Fsync
Options帧同步有两个选项none、mm2s fsync；
none被选择后AXI VDMA处于free run模式，VDMA会尽可能快速的搬运数据，不受外部触发信号所控制；
注意在选择none后通道会提供一个帧起始脉冲m_axis_mm2s_tuser(0)可用于下一级模块downstream；
mm2s
fsync被选择VDMA检测到mm2s fsync下降沿信号后开始搬运数据；
GenLockMode有四个选项Master、Slave、DynamicMaster、DynamicSlave；
Master：VDMA在mm2s_frame_ptr_out端口输出当前帧号；
Slave：When
selected, Slave follows the Master by the frames set in the Frame Delay
registereither by skipping or repeating frames. The GenlockEn (MM2S_VDMACR[3]=1
registershould be set to enable genlock synchronization between the Master and
Slave. Itoutputs the current frame number on the s2mm_frame_ptr_out.；
DynamicMaster：When
selected, AXI VDMA skips the frame buffers that the Dynamic Slave is working
on.
It outputs the completed frame number on the mm2s_frame_ptr_out. GenlockEn
(MM2S_VDMACR[3]=1) register should be set to enable gunlock synchronization
between Dynamic Master and Dynamic Slave.
DynamicSlave：When
selected, AXI VDMA follows the Dynamic Master either by skipping or repeating
frames. It outputs the current frame number on the mm2s_frame_ptr_out .
GenlockEn (MM2S_VDMACR[3]=1) register should be set to enable gunlock
synchronization between Dynamic Master and Dynamic Slave.
VDMA工作简单时序理解
VDMA内部linebuffer通过HP接口从DDR中搬运数据，通常VDMA之后直接连接axis_stream to video out IP模块，该IP模块内部通过异步FIFO来缓存数据实现跨时钟域的问题，整体时序描述为VDMA 出tready信号给到PS，VDMA会预读一部分数据到linebuffer中，检测到video_out模块给出的tready信号将数据给到video_out 模块的fifo中，如果fifo存满则video_out不再给VDMA tready信号，此时VDMA仍旧一直从DDR中读数据，直到video_out模块中的FIFO变空再次给出tready信号，数据才会从VDMA中linebuffer流向video_out模块；
VDMA 同步机制理解
Master和Slave同步机制相当于古代的夫妻，讲究的是夫唱妇随，master是老公，slave是老婆，master不去理会slave当前在操作哪帧数据，自己只顾干自己的事情；slave则需要跟随master，因此slave需要实时监测master的ptr帧指针。
Dynamic master/Dynamic
slave同步机制则像现代社会的夫妻制度，讲究的是谦让和谐，master还是老公，slave还是老婆，但是两者在工作时会通过ptr指针互相监督彼此。假如master看到slave在操作某一帧即1时，而此时自己也想对1进行操作，他会考虑这样不行会起冲突，进而转向对2进行操作。同理slave也是一样；设计者在BlockDesign中需要将ptr_in和ptr_out用线连接起来；
VDMA 在设计中通常配置如下
VDMA读、写通道通常配置3帧缓存，这样能避免图像显示有割裂现象。
VDMA写通道通常配置s2mm tuser，dynamic master，至于位宽什么根据自己设计而定；
VDMA读通道通常配置none ，dynamic slave；
VDMA SDK驱动
未附上有需要可邮件联系
VDMA是通过AXI Stream协议对视频数据在PS与PL端进行搬运，开发者无需关注AXI Stream协议，在BlockDesign设计中只需要把相应信号进行连接即可。
VDMA配置有两个选项
1、 Basic：
选择地址位宽32bit 或者64bit；
FrameBuffer
1~32可选，通常选择3帧缓存；可避免图像割裂；
2、 Adanced：
写通道配置：
maxi_S2MM 是将stream流数据通过axi总线写进memory。
Fsync
Options帧同步有三个选项none、s2mm fsync、s2mm tuser；
none被选择后AXI VDMA处于free run模式，VDMA会尽可能快速的搬运数据，不受外部触发信号所控制；
s2mm
fsync被选择VDMA检测到s2mm fsync下降沿信号后开始搬运数据；
s2mm
tuser被选择VDMA检测视频帧起始信号（SOF）即AXI4-Stream下的s2mm tuser信号，检测到信号拉高后开始搬运视频数据；
GenLockMode有四个选项Master、Slave、DynamicMaster、DynamicSlave；
Master：VDMA在s2mm_frame_ptr_out端口输出当前帧号；
Slave：When
selected, Slave follows the Master by the frames set in the Frame Delay
registereither by skipping or repeating frames. The GenlockEn
(S2MM_VDMACR[3]=1) registershould be set to enable genlock synchronization
between the Master and Slave. Itoutputs the current frame number on the
mm2s_frame_ptr_out port.；
DynamicMaster：When
selected, AXI VDMA skips the frame buffers that the Dynamic Slave is working
on.
It outputs the completed frame number on the s2mm_frame_ptr_out port. GenlockEn
(S2MM_VDMACR[3]=1) register should be set to enable genlock
synchronization between Dynamic Master and Dynamic Slave.
DynamicSlave：When
selected, AXI VDMA follows the Dynamic Master either by skipping or repeating
frames. It outputs the current frame number on the s2mm_frame_ptr_out port.
GenlockEn (S2MM_VDMACR[3]=1) register should be set to enable gunlock
synchronization between Dynamic Master and Dynamic Slave.
读通道配置：
maxi_mm2s通道是将视频数据通过axi总线从memory读出；
maxis_mm2s 是将视频数据转成axis stream数据流形式；
Fsync
Options帧同步有两个选项none、mm2s fsync；
none被选择后AXI VDMA处于free run模式，VDMA会尽可能快速的搬运数据，不受外部触发信号所控制；
注意在选择none后通道会提供一个帧起始脉冲m_axis_mm2s_tuser(0)可用于下一级模块downstream；
mm2s
fsync被选择VDMA检测到mm2s fsync下降沿信号后开始搬运数据；
GenLockMode有四个选项Master、Slave、DynamicMaster、DynamicSlave；
Master：VDMA在mm2s_frame_ptr_out端口输出当前帧号；
Slave：When
selected, Slave follows the Master by the frames set in the Frame Delay
registereither by skipping or repeating frames. The GenlockEn (MM2S_VDMACR[3]=1
registershould be set to enable genlock synchronization between the Master and
Slave. Itoutputs the current frame number on the s2mm_frame_ptr_out.；
DynamicMaster：When
selected, AXI VDMA skips the frame buffers that the Dynamic Slave is working
on.
It outputs the completed frame number on the mm2s_frame_ptr_out. GenlockEn
(MM2S_VDMACR[3]=1) register should be set to enable gunlock synchronization
between Dynamic Master and Dynamic Slave.
DynamicSlave：When
selected, AXI VDMA follows the Dynamic Master either by skipping or repeating
frames. It outputs the current frame number on the mm2s_frame_ptr_out .
GenlockEn (MM2S_VDMACR[3]=1) register should be set to enable gunlock
synchronization between Dynamic Master and Dynamic Slave.
VDMA工作简单时序理解
VDMA内部linebuffer通过HP接口从DDR中搬运数据，通常VDMA之后直接连接axis_stream to video out IP模块，该IP模块内部通过异步FIFO来缓存数据实现跨时钟域的问题，整体时序描述为VDMA 出tready信号给到PS，VDMA会预读一部分数据到linebuffer中，检测到video_out模块给出的tready信号将数据给到video_out 模块的fifo中，如果fifo存满则video_out不再给VDMA tready信号，此时VDMA仍旧一直从DDR中读数据，直到video_out模块中的FIFO变空再次给出tready信号，数据才会从VDMA中linebuffer流向video_out模块；
VDMA 同步机制理解
Master和Slave同步机制相当于古代的夫妻，讲究的是夫唱妇随，master是老公，slave是老婆，master不去理会slave当前在操作哪帧数据，自己只顾干自己的事情；slave则需要跟随master，因此slave需要实时监测master的ptr帧指针。
Dynamic master/Dynamic
slave同步机制则像现代社会的夫妻制度，讲究的是谦让和谐，master还是老公，slave还是老婆，但是两者在工作时会通过ptr指针互相监督彼此。假如master看到slave在操作某一帧即1时，而此时自己也想对1进行操作，他会考虑这样不行会起冲突，进而转向对2进行操作。同理slave也是一样；设计者在BlockDesign中需要将ptr_in和ptr_out用线连接起来；
VDMA 在设计中通常配置如下
VDMA读、写通道通常配置3帧缓存，这样能避免图像显示有割裂现象。
VDMA写通道通常配置s2mm tuser，dynamic master，至于位宽什么根据自己设计而定；
VDMA读通道通常配置none ，dynamic slave；
VDMA SDK驱动
未附上
xilinx VDMA IP核使用的更多相关文章
- 从Xilinx FFT IP核到OFDM
笔者在校的科研任务,需要用FPGA搭建OFDM通信系统,而OFDM的核心即是IFFT和FFT运算,因此本文通过Xilinx FFT IP核的使用总结给大家开个头,详细内容可查看官方文档PG109.关于 ...
- PCIE xilinx v5 IP核使用前的研究
外带一个月前啃的一个星期,加本星期心无旁骛,啃出些心得,广惠后人.但愿有用. trn信号是数据链路层的信号 TLP包是数据链路层传给transaction层的包 解包需要一个transaction的协 ...
- Xilinx DDR3 IP核使用问题汇总（持续更新）和感悟
一度因为DDR3的IP核使用而发狂. 后来因为解决问题,得一感悟.后面此贴会完整讲述ddr3 ip的使用.(XILINX K7) 感悟:对于有供应商支持的产品,遇到问题找官方的流程.按照官方的指导进行 ...
- xilinx DMA IP核(一) —— loop测试 代码注释
本篇笔记中的代码来自:米联科技的教程“第三季第一篇的DMA_LOOP环路测试” 硬件的连接如下图所示: 图:DMA Loop Block Design 橘色的线就是DMA加FIFO组成的一个LOOP循 ...
- xilinx DMA IP核(二) —— 文档阅读
本笔记不记录DMA的Scatter/Gather特性.DMA上有三种总线:AXI4-LIte(对寄存器进行配置),AXI4-Memory Map(用于与内存交互)和AXI4 Stream(用于与外设交 ...
- Xilinx FFT IP核缩放因子说明
以1024点FFT为例, reg [9:0] scale_sch = 10'b11_10_01_01_01; 流水线结构中,将每个基 2 的蝶形处理单元视为一个阶段. 每个阶段进行一次数据的缩减,缩减 ...
- Xilinx的IP核接口命名说明
s_axis中的s表示:slave(从); m_axis中的m表示:master(主). axis表示AXI(一种总线协议) Signal.
- xilinx IP核配置,一步一步验证Xilinx Serdes GTX最高8.0Gbps
版权声明:本文为博主原创文章,未经博主允许不得转载. https://blog.csdn.net/u010161493/article/details/77658599 目录(?)[+] 之前 ...
- 7 Series GTP IP核使用总结 IP核配置篇
FPGA内嵌收发器相当于以太网中的PHY芯片,但更灵活更高效,线速率也在随着FPGA芯片的发展升级.本文对7系列FPGA内部高速收发器GTP IP核的配置和使用做些简单的总结,以备后续回顾重用.本文是 ...
随机推荐
- Liunx常用操作(一)-删除命令
在linux命令行模式下,如何一次性快速删除一行刚刚输入的命令? 经常在命令行输入命令的时候,一段文字都需要删除,一个字段一个字段,比较耗费时间 以下提供一些命令,配合在一起操作,可以一定程度提高工作 ...
- SpringMVC转发及重定向
基础环境搭建请参考SringMVC入门程序 1:springmvc-servlet.xml <?xml version="1.0" encoding="UTF-8& ...
- json格式的相互转化
直接上代码: header("Content-type: text/html; charset=utf-8"); $arr = array(); $arr = [ ', ', ' ...
- tp5.0--多个条件查询全部数据
用where来查询的话(非主键): 查找:
- Java和php中的try-catch分析
为什么80%的码农都做不了架构师?>>> 描述:对一个健壮的系统来讲,异常处理是必不可少的一部分,针对异常的管理,主要就是异常的捕获和处理操作,然而在php中使用try-catc ...
- 快速上手最新的 Vue CLI 3
翻译:疯狂的技术宅 原文:blog.logrocket.com/getting-sta- 概要:本文将指导你快速上手 Vue CLI 3,包括最新的用户图形界面和即时原型制作功能的使用步骤. 介绍 尤 ...
- socket编程-多个客户端向服务器发送人脸照片，服务器返回识别结果(服务器使用多线程)...
recognition.py import numpy as np import face_recognition import os class recognition: def __init__( ...
- Django 内置分页的简单使用
1, 文档 https://docs.djangoproject.com/en/1.11.1/topics/pagination/ 2,视图 from django.core.paginator im ...
- Mysql使用规范及建议
MySQL数据库使用规范一.建表规约1.[强制]表达是与否概念的字段,必须使用is_xxx的方式命名,数据类型是unsigned tinyint (1表示是,0表示否) 说明:任何字段如果为非负数,必 ...
- SQL Server 字段和对应的说明操作（SQL Server 2005 +）
为什么80%的码农都做不了架构师?>>> 添加说明 EXEC sys.sp_addextendedproperty @name=N'MS_Description', @value ...