电磁兼容性设计学习笔记--PCB中地的布局

http://bbs.ednchina.com/BLOG_ARTICLE_3010439.HTM

PCB上元器件的布局对整个PCB板的电磁兼容性影响很大，所以从事硬件电路设计的工程师很有必要学习PCB上对元器件的布局。下面，我将以学生学习的角度出发，学习与分析PCB上元器件布局的电磁兼容性设计。

1、概述

为了在设计初期给予布局人员更多的指导，应尽可能地采用电路框图以提供更为详尽的信息，这些应该注意的点包括：

（1）  在物理上对电路板上功能性的子模块进行划分；

（2）  敏感元器件和I/O端口的位置要求；

（3）  在电路方框图上作标记，包括被使用的各种正被使用的不同的接地节点，与此同时也必须重点关注到他们的连接；

（4）  各种不同的地节点可以共地的位置，以及不能共地的位置；

（5）  必须靠近地印制线布放信号印制线，再加上其他任何对信号印制线布置有限制的条件。

2、无地平面时的地布局

2.1 印制线的阻抗

为了减小地阻抗上产生的噪声电压，地连接的仔细布置要花费很大的功夫。

但是在任何不一样的印制电路板上，彻底消除闭合的地电流是不切合实际的，另一方面，地设计就是要设法降低地阻抗本身的大小。

印制线的阻抗主要由在频率大于数千赫兹以上时的电感决定的，减小地连接阻抗的方法有两种：

（1）  使导线的长度最短，并且如果可能，增加它的长度；

（2）  印制线的返回路径与其平行并紧邻放置。

PCB印制线的电感主要是其长度的函数，其次才与宽度相关。对于长度等于x英寸（1英寸=2.54cm）、直径等于y英寸的单根导线，式2-1给出了它的自感大小：

L=0.0051*x(ln(4/y)-0.75) uH                            （2-1）

因为电感与直径之间存在对数关系，所以导线的直径加倍并不会使电感减小50%。若平行的印制线之间的距离足够远，则互感的影响可以减小到零，那么电感也会成比例减小。对于间距超过1cm的细导线，互感效应可忽略不计。

2.2 网格地

从逻辑上对平行的接地线进行扩展，就会形成一个网状结构的接地布局。这个方式可使地回流电流可以使用的不同路径的数目最大化，因此能够尽量减小任何给定信号走线的接地电感，在单一的信号返回路径过于复杂而不能轻易进行定义时，这样一种结构非常适合具有多个封装结构的数字电路的布局。在多数这样的布局中，处理保持一致外，网格的孔尺寸才是真正最重要的。

为了使电感最小，往往优先选择宽的地线，而不是选择细的，但是即使是连接距离较远的点的细走线，也胜于没有的情况。在布置信号走线或电源走线之前，先布置网状结构，这样才能实现比较好的网格地布局。设计师需要在双面板上遵守X-Y结构的布线系统—即在一个面上布置所有X轴方向的印制线，而在另一个面上布置所有Y方向的印制线。然后将“干扰性”（大的di/dt）信号印制线靠近地印制线布放，保证总体环路的面积最小。这样做也许需要更多的地线，但是为了降低干扰，这应该视为可以接受的成本。

2.3 不期望的接地类型

老师说，任何类型的电路都不应该使用的地结构的一个样式就是“梳形”，也就是从电路板的一侧，几个不同的地分支发散出去，像一个“山”字那样。这样的布局迫使返回电流在一个很大的环路上流动，即使信号走线是短的、直的，并对辐射耦合和地噪声的产生都有增强作用。在电路板上不同封装之间引入的这种大的共地阻抗也会导致电路故障。只要在不同地分支之间的空隙上增加一些桥接线，就很容易将梳妆地转化为严格意义上的网格地。

声明 ：本文是学生自己上课写的学习笔记，与大家分享，所以把类型标为原创，然而，文中知识都是从网络牛人或者书本所得，不用于商业用途，若涉及侵权，请与我联系。