VGA Signal Timing
VGA Signal Timing
640 x 350
640 x 400
640 x 480
- VGA 640x480@60 Hz Industry standard (pixel clock 25.175 MHz)
- VGA 640x480@73 Hz (pixel clock 31.5 MHz)
- VESA 640x480@75 Hz (pixel clock 31.5 MHz)
- SXGA (Mode 101) 640x480@85 Hz (pixel clock 36.0 MHz)
- VESA 640x480@100 Hz (pixel clock 43.16 MHz)
720 x 400
768 x 576
- VESA 768x576@60 Hz (pixel clock 34.96 MHz)
- VESA 768x576@72 Hz (pixel clock 42.93 MHz)
- VESA 768x576@75 Hz (pixel clock 45.51 MHz)
- VESA 768x576@85 Hz (pixel clock 51.84 MHz)
- VESA 768x576@100 Hz (pixel clock 62.57 MHz)
800 x 600
- SVGA 800x600@56 Hz (pixel clock 36.0 MHz)
- SVGA 800x600@60 Hz (pixel clock 40.0 MHz)
- SVGA 800x600@75 Hz (pixel clock 49.5 MHz)
- VESA 800x600@72 Hz (pixel clock 50.0 MHz)
- SXGA 800x600@85 Hz (Modes 102/103) (pixel clock 56.25 MHz)
- VESA 800x600@100 Hz (pixel clock 68.18 MHz)
1024 x 768
- VESA 1024x768@43 Hz Interlaced (pixel clock 44.9 MHz)
- XGA 1024x768@60 Hz (pixel clock 65.0 MHz)
- VESA 1024x768@70 Hz (pixel clock 75.0 MHz)
- VESA 1024x768@75 Hz (pixel clock 78.8 MHz)
- VESA 1024x768@85 Hz (pixel clock 94.5 MHz)
- VESA 1024x768@100 Hz (pixel clock 113.31 MHz)
1152 x 864
- VESA 1152x864@75 Hz (pixel clock 108.0 MHz)
- VESA 1152x864@85 Hz (pixel clock 119.65 MHz)
- VESA 1152x864@100 Hz (pixel clock 143.47 MHz)
- VESA 1152x864@60 Hz (pixel clock 81.62 MHz)
1280 x 1024
- VESA 1280x1024@60 Hz (pixel clock 108.0 MHz)
- VESA 1280x1024@75 Hz (pixel clock 135.0 MHz)
- VESA 1280x1024@85 Hz (pixel clock 157.5 MHz)
- VESA 1280x1024@100 Hz (pixel clock 190.96 MHz)
1280 x 800
1280 x 960
- VESA 1280x960@60 Hz (pixel clock 102.1 MHz)
- VESA 1280x960@60 Hz (pixel clock 108.0 MHz)
- VESA 1280x960@72 Hz (pixel clock 124.54 MHz)
- VESA 1280x960@75 Hz (pixel clock 129.86 MHz)
- VESA 1280x960@85 Hz (pixel clock 148.5 MHz)
- VESA 1280x960@100 Hz (pixel clock 178.99 MHz)
1368 x 768
1400 x 1050
- VESA 1400x1050@60 Hz (pixel clock 122.61 MHz)
- VESA 1400x1050@60 Hz (pixel clock 122.61 MHz)
- VESA 1400x1050@72 Hz (pixel clock 149.34 MHz)
- VESA 1400x1050@75 Hz (pixel clock 155.85 MHz)
- VESA 1400x1050@85 Hz (pixel clock 179.26 MHz)
- VESA 1400x1050@100 Hz (pixel clock 214.39 MHz)
1440 x 900
1600 x 1200
- VESA 1600x1200@60 Hz (pixel clock 162.0 MHz)
- VESA 1600x1200@60 Hz (pixel clock 162.0 MHz)
- VESA 1600x1200@65 Hz (pixel clock 175.5 MHz)
- VESA 1600x1200@70 Hz (pixel clock 189.0 MHz)
- VESA 1600x1200@75 Hz (pixel clock 202.5 MHz)
- VESA 1600x1200@85 Hz (pixel clock 229.5 MHz)
- VESA 1600x1200@100 Hz (pixel clock 280.64 MHz)
1680 x 1050
1792 x 1344
1856 x 1392
1920 x 1200
1920 x 1440
VGA Signal Timing的更多相关文章
- VmodCAM图像采集 VGA显示
先上图 总体框图 效果图 效果不是很好,因为暂时用的是zedboard自带的VGA,其只能RGB只有3*3*3的彩色度 VmodCAM原理图 VmodCAM的zedboard管脚约束见:http:// ...
- VGA Output from STM32F4 Discovery board
VGA Output from STM32F4 Discovery board I love the web! There are so many cool projects out there, a ...
- Verilog中的specify block和timing check
在ASIC设计中,有两种HDL construct来描述delay信息: 1)Distributed delays:通过specify event经过gates和nets的time,来描述delay; ...
- k64 datasheet学习笔记10---Signal Multiplexing and Signal Descriptions
1.前言 本文主要描述多功能引脚相关的内容,包括5个32位的引脚的端口,每个32pin端口被指定一个中断 2.Signal Multiplexing Integration 3. Port contr ...
- aes加密/解密(转载)
这篇文章是转载的康奈尔大学ece5760课程里边的一个final project,讲的比较通俗易懂,所以转载过来.附件里边是工程文件,需要注意一点,在用modelsim仿真过程中会出现错误,提示非法引 ...
- Video for Linux Two API Specification Revision 2.6.32【转】
转自:https://www.linuxtv.org/downloads/legacy/video4linux/API/V4L2_API/spec-single/v4l2.html Video for ...
- Video for Linux Two API Specification revision0.24【转】
转自:http://blog.csdn.net/jmq_0000/article/details/7536805#t136 Video for Linux Two API Specification ...
- 以太网PHY 芯片之 MII/MDIO接口详解
本文主要分析MII/RMII/SMII,以及GMII/RGMII/SGMII接口的信号定义,及相关知识,同时本文也对RJ-45接口进行了总结,分析了在10/100模式下和1000M模式下的设计方法. ...
- Bit banging
Bit banging Bit banging is a technique for serial communications using software instead of dedicated ...
随机推荐
- Docker学习笔记四 Docker容器
本文地址:https://www.cnblogs.com/veinyin/p/10439849.html 容器是独立运行的一个或一组应用及他们的运行态环境,对应虚拟机的操作系统和应用. 启动 可 ...
- Value = undefined
Value = undefined Javascript在计算机程序中,经常会声明无值的变量.未使用值来声明的变量,其值实际上是 undefined. 在执行过以下语句后,变量 carname 的值将 ...
- Oracle PLSql配置
1.安装Oracle客户端或者服务端 2.配置环境变量 <1>.一般如果安装了Oracle客户端或者服务端的话,在环境变种的Path中有Oracle的安装路径(计算机-属性-高级系统设置- ...
- 针对Jigsaw勒索软件的解锁工具
针对Jigsaw勒索软件的解锁工具 据了解, 用户的计算机系统一旦感染了勒索软件Jigsaw,如果用户没有在一个小时之内支付赎金(0.4个比特币,价值约为150美金),那么恶意软件将会把系统中的上千份 ...
- EM算法理解
一.概述 概率模型有时既含有观测变量,又含有隐变量,如果概率模型的变量都是观测变量,那么给定数据,可以直接利用极大似然估计法或者贝叶斯估计法估计模型参数.但是,当模型同时又含有隐变量时,就不能简单地使 ...
- mybatis关联查询数据模型分析——(七)
1. 数据模型分析思路 1.每张表记录的数据内容 分模块对每张表记录的内容进行熟悉,相当 于你学习系统 需求(功能)的过程. 2.每张表重要的字段设置 非空字段.外键字段 3.数据库级别表与表 ...
- Twisted框架
Twisted是一个事件驱动型的网络模型.时间驱动模型编程是一种范式,这里程序的执行流由外部决定.特点是:包含一个事件循环,当外部事件发生时,使用回调机制来触发相应的处理. 线程模式: 1.单线程同步 ...
- 网页排版的时候不要忘了table标签
[概况] DIV+CSS是WEB设计标准,它是一种网页的布局方法.与传统中通过表格(table)布局定位的方式不同,它可以实现网页页面内容与表现相分离.但有时候在布局的时候,纯粹的用div感觉嵌套的太 ...
- OpenWRT开发之——对C++的支持(解决库依赖问题)【转】
转自:https://my.oschina.net/hevakelcj/blog/411944 摘要: 本文尝试用C++来开发一个cpp-demo包 遇到打包库依赖的问题,分析打包过程并解决了这个问题 ...
- [uart]1.Linux中tty框架与uart框架之间的调用关系剖析
转自:http://developer.51cto.com/art/201209/357501_all.htm 目录 1.tty框架 2.uart框架 3.自底向上 4.自顶向下 5.关系图 在这期间 ...