全志A40i+Logos FPGA开发板(4核ARM Cortex-A7)硬件说明书(下)
前 言
本文档主要介绍板卡硬件接口资源以及设计注意事项等内容,测试板卡为创龙科技旗下的全志A40i+Logos FPGA开发板。
核心板的ARM端和FPGA端的IO电平标准一般为3.3V,上拉电源一般不超过3.3V,当外接信号电平与IO电平不匹配时,中间需增加电平转换芯片或信号隔离芯片。按键或接口需考虑ESD设计,ESD器件选型时需注意结电容是否偏大,否则可能会影响到信号通信。
核心板CPU、ROM、RAM、电源、晶振等所有器件均采用国产工业级方案,国产化率100%。同时,评估底板大部分元器件亦采用国产工业级方案。


MIPI LCD接口
CON13为MIPI LCD接口,采用40pin FFC连接器,间距0.5mm。
J7为MIPI LCD的电容触摸接口CAP TS,采用6pin FFC连接器,间距0.5mm。


设计注意事项:
(1)若CAP TS(J7)的nINT引脚需分配使用其他IO,请使用引脚信号名称包含EINTx字段(支持中断功能)的IO引脚。
TFT LCD接口
CON10为TFT LCD接口,采用40pin FFC连接器,间距0.5mm。


设计注意事项:
- TFT LCD接口使用的LCD0信号与LVDS0、LVDS1信号为复用关系,如下图所示。

通过A/F24/PB20/PWM4/3V3引脚输出PWM控制LCD背光,外部预留下拉10K电阻到地。
TFT LCD接口、LVDS LCD接口已同时连接TPX1、TPX2、TPY1、TPY2四线电阻触摸信号,请勿同时连接两种显示设备。
LVDS LCD接口
CON11为双路8bit LVDS LCD接口,采用2x 15pin双排针,间距2.0mm,包含LVDS信号及供电电源。CON12为背光控制接口,采用6pin白色端子座,间距2.54mm。J6为电阻触摸屏接口,采用4pin排针,间距2.54mm。


设计注意事项:
- LVDS0、LVDS1信号与LCD0信号为复用关系。
- LVDS LCD接口、TFT LCD接口同时连接了TPX1、TPX2、TPY1、TPY2四线电阻触摸信号,请勿同时连接两种显示设备。
HDMI OUT接口
CON9为HDMI OUT视频输出接口,采用标准19pin HDMI座。

设计注意事项:
- HDMI座子的HPLG信号需下拉38.3K电阻到地,当外部设备接入时,会将此信号拉高。
- A/V9/HDMI_HSCL/3V3和A/W9/HDMI_HSDA/3V3的IO电平为3.3V,需转换为5V电平再引出至HDMI座。
CVBS OUT接口
J9为CVBS OUT接口,由TVOUT3引出,采用RCA莲花座。


TVIN接口
J8为TVIN接口,由TVIN0、TVIN1、TVIN2、TVIN3引出,采用6pin 2.54mm白色端子形式。


USB接口
CON16(USB1 HOST)为USB2.0 HOST接口,采用双层Type-A型连接器;CON17(USB0 OTG)为USB2.0 OTG接口,采用Type-C连接器。
USB1 HOST接口
评估底板通过USB HUB芯片将USB1总线拓展为4路USB HOST总线,将其中2路引出至USB1 HOST接口。


USB0 OTG接口
USB0 OTG接口直接由USB0总线引出。


Ethernet接口
评估板包含1个ETH0 RGMII千兆网口、1个ETH1 MII百兆网口和1个ETH2 USB百兆网口。
ETH0 RGMII千兆网口
CON18为ETH0 RGMII千兆网口,RJ45连接器已内置隔离变压器。
备注:A40i处理器内部集成1个GMAC控制器,支持1路RGMII千兆网口。


设计注意事项:
- VDDL_1V2_ETH电源为YT8521SH-CA内部输出,请勿用于其它负载供电。
- XTAL_I、XTAL_O引脚接入25MHz无源晶振。如需使用25MHz有源晶振,可从XTAL_I引脚接入,XTAL_O引脚悬空处理。
- YT8521SH-CA芯片要求在供电稳定后,保持10ms后再拉高复位信号。请参考评估底板的复位电路方案,使用IO控制网口复位。
- YT8521SH-CA芯片管脚LED0/PHYAD0、LED1/CFG_LDO0、LED2/CFG_LDO1、RESET_N的信号电平皆为3.3V,上拉配置时,请上拉到3.3V;其他信号管脚上拉配置时,请上拉到DVDD_RGMII(1.8V/2.5V/3.3V)电源。

ETH1 MII百兆网口
CON19为ETH1 MII百兆网口,采用RJ45连接器,已内置隔离变压器。
备注:A40i处理器内部集成1个EMAC控制器,支持1路MII百兆网口。


设计注意事项:
- XTAL_IN、XTAL_OUT引脚接入25MHz无源晶振。如需使用25MHz有源晶振,可从XTAL_IN引脚接入,XTAL_OUT引脚悬空处理。
- YT8512H芯片要求在供电稳定后,保持10ms后再拉高复位信号。请参考评估底板的复位电路方案,使用IO控制网口复位。
ETH2 USB百兆网口
CON20为ETH2 USB百兆网口,采用RJ45连接器,已内置隔离变压器。


4G模块拓展接口
CON23为4G模块拓展接口,采用Mini PCIe插槽。评估底板通过USB HUB芯片将USB1总线拓展为4路USB HOST总线,其中引出一路进行4G模块拓展。

CON21为Micro SIM卡座,采用插卡自弹形式,不带检测引脚。



设计注意事项:
- 为保证4G模块有稳定的电源供应,其3.3V电源需由MIC29302S/TR(U46)独立供电,至少提供2A电流输出。如要替换其他电源,建议使用LDO,详细请参考4G模块数据手册要求。
- 如需控制4G模块供电,可贴上R277、R279电阻和Q7三极管,通过GPIO来控制4G模块电源使能状态。
WIFI模块
评估底板通过USB HUB芯片将USB1总线拓展为4路USB HOST总线,其中引出一路进行WIFI模块拓展。板载WIFI模块(U49)型号为:必联BL-R8188EU2,采用邮票孔连接方式。
备注:WIFI模块芯片生产商为台系厂家。
CON22为SMA接口,用于外接WIFI模块的2.4G天线。


蓝牙模块
U47为板载蓝牙模块,通过UART2进行蓝牙模块拓展。型号为:亿佰特E104-BT5011A,采用邮票孔连接方式。模块自带PCB板载天线,无需外接天线。
备注:蓝牙模块芯片生产商为挪威厂家。


SATA接口
J4为标准7pin SATA硬盘接口。


设计注意事项:
- SATA_ESTXP/M和SATA_ESRXP/M线路需靠近J4放置10nF的AC耦合电容。
FPGA JTAG接口
CON5为FPGA JTAG仿真调试接口,采用14pin简易牛角座连接器,间距2.0mm,可适配创龙科技的TL-PGMCable下载器。


SDIO接口
SDIO总线在核心板已用作ARM端与FPGA端的通信,在底板上不作为外设。

ARM端拓展IO信号接口
J10为ARM ExPORT0接口,采用2x 10pin排母,间距2.54mm,引出SYS_RESETn、AP-NMIn、Audio Codec、GPIO等拓展信号。


FPGA端拓展IO信号接口
J11为FPGA ExPORT1接口,采用2x 12pin排母,间距2.54mm,引出FPGA端的IO拓展信号。


CON24和CON25为3x 16pin欧式端子公座,间距2.54mm,引出FPGA端的IO拓展信号。



全志A40i+Logos FPGA开发板(4核ARM Cortex-A7)硬件说明书(下)的更多相关文章
- 关于DE2-115 FPGA开发板无法烧写程序的解决方法
友晶科技推出的DE2-115 FPGA开发板,有时候莫名奇妙,无法烧写或者固化程序.利用JTAG 向DE2-115开发板烧写.sof文件失败,并提示以下错误,如图1和图2所示 图1 图2 解决方法:只 ...
- FPGA 开发板入手途径有哪些呢?
买到一块 FPGA 开发板,你如何入手呢? 根据博主的经验,你可以通过如下途径来学习: 1.如果你是淘宝上买的,那么可以在淘宝上搜索你的开发板(一般 FPGA 开发板生厂商在淘宝上卖都会附带教程,如米 ...
- 迅为三星Exynos 4412开发板四核Cortex-A9ARM安卓linux开发板
开发板光盘资料包含:原理图(PDF格式).底板PCB(Allegro格式).驱动程序源码.芯片和LCD数据手册.开发环境.产品使用手册. 4412开发板简介: iTOP-Exynos4412开发板采用 ...
- FPGA开发板
kingst.cnblogs.com 各种应用需要的接口不同: 做数字信号处理的,需要有AD/DA, 做图像处理,需要有图像接口.如果是通信的,需要有通信的接口,例如PCI/LVDS等.... 然后根 ...
- 至芯FPGA培训中心-1天FPGA设计集训(赠送FPGA开发板)
至芯FPGA培训中心-1天FPGA设计集训(赠送开发板) 开课时间2014年5月3日 课程介绍 FPGA设计初级培训班是针对于FPGA设计技术初学者的课程.课程不仅是对FPGA结构资源和设计流程的描述 ...
- SoC FPGA开发板的FPGA配置数据下载和固化
小梅哥编写,未经许可,严禁用于任何商业用途 2018年7月2日星期一 soc fpga的烧写和固化方式与传统的纯fpga固化方式即存在形式上的相同,也存在细节上的差异,特整理此文. AC501-So ...
- 使用FPGA开发板驱动VGA显示器
1. 本次使用的是cyclone4开发板,先看下原理图,因为右边的RGB应该是模拟信号量,但是本次例程只接了3根线,那就是说颜色只有8种. 2. 代码,输出信号有R,G,B三色,就是上图右边的,行同步 ...
- JZ2440开发板:修改ARM芯片时钟(学习笔记)
想要修改ARM芯片的时钟,需要去查询芯片手册和原理图,获取相关的信息(见下方图片) 首先来看时钟的结构图 根据结构图可以看出,时钟源有两种选择:1. XTIpll和XTOpll所连接的晶振 2. EX ...
- 【STM32-V7】STM32H743XIH6开发板,丰富软件资源,强劲硬件配置,大量软件解决方案持续更新中(2019-12-12)
说明: 争取做更多的实战性应用,分享更多的嵌入式技术,希望能在实际项目中帮到大家. (1)V7将大力加强对初学者的支持力度,已经更新至63章,下载链接,后37章和一批视频教程将加紧制作. (2)事隔五 ...
- 【ARM-Linux开发】ARM7 ARM9 ARM Cortex M3 M4 有什么区别
ARM7 ARM9 ARM Cortex M3 M4 区别 arm7 arm9 可以类比386和奔腾, 不同代,arm9相比arm7指令集和性能都有所增强,arm7和arm9都有带mmu和无mmu的版 ...
随机推荐
- 如何在Ubuntu 20.04上安装Pyenv 管理多版本Python
目录 ubuntu安装pyenv 管理多版本Python 参考文档: 安装pyenv: pyenv 命令列表 pycharm配置 ubuntu安装pyenv 管理多版本Python 参考文档: htt ...
- SQL中常用的字符串REPLACE函数和LEN函数详解!
首发微信公众号:SQL数据库运维 原文链接:https://mp.weixin.qq.com/s?__biz=MzI1NTQyNzg3MQ==&mid=2247485212&idx=1 ...
- 使用js有效括号匹配封装函数
点击查看代码 function isValidParentheses(str) { // 定义一个栈,用于存储待匹配的左括号 let stack = []; // 定义一个对象,用于快速判断括号是否成 ...
- 2022年windows的Visual Studio常用插件及使用手册
前景提要 Viusual Studio 是一款很好用的C/C++集成开发工具,具有强大的扩展功能,好用的插件,但是,很多人都是只写了有什么插件,但是,没写怎么使用这种插件,使得使用的时候很是不方便,所 ...
- 2022年官网下安装ActiveMQ最全版与官网查阅方法
目录 一.环境整合 构建工具(参考工具部署方式) 二.下载安装 1.百度搜索ActiveMQ,双击进入.或访问官网https://activemq.apache.org/ 2.进入下载界面,两种方式, ...
- java学习之旅(day.02)
java运行机制 编译型:转换为计算机可读的语言 解释型:用什么,读什么 预编译:java文件(源程序)通过javac命令到class文件,class文件(类)放入类加载器,这个类就加载到JVM中了, ...
- 网络性能评估工具Iperf详解
一.网络性能评估工具Iperf 网络性能评估主要是监测网络带宽的使用率,将网络带宽利用最大化是保证网络性能的基础,但是由于网络设计不合理.网络存在安全漏洞等原因,都会导致网络带宽利用率不高.要找到网络 ...
- vulnhub靶场-->MATRIX-BREAKOUT: 2 MORPHEUS
靶机下载地址 MATRIX-BREAKOUT: 2 MORPHEUS << 点我下载 开始打靶 IP发现 nmap扫描网段发现靶机ip:192.168.111.139 端口发现 对靶机进行 ...
- Kubernetes集群中配置Ingress支持HTTPS访问(一):cfssl
目录 一.系统环境 二.前言 三.对称加密和非对称加密简介 四.什么是HTTPS 五.Ingress简介 六.配置ingress对外发布服务 6.1 安装NGINX ingress controlle ...
- ASP.NET Core SignalR 概述
什么是 SignalR? ASP.NET Core SignalR 是一个开放源代码库,可用于简化向应用添加实时 Web 功能. 实时 Web 功能使服务器端代码能够将内容推送到客户端. 适合 Sig ...