DC/DC layout建议

DCDC电路的重要性不言而喻，不合理的PCB Layout会造成芯片性能变差，甚至损坏芯片。如：线性度下降、带载能力下降、工作不稳定、EMI辐射增加、输出噪声增加等。

环路面积最小原则

DC/DC电路的PCB Layout遵循一个非常重要的原则：开关大电流环路面积尽可能小。

那大电流环路在哪呢？

以BUCK拓扑结构为例，其存在两个大电流环路：红色为输入环路，绿色为输出环路；每一个电流环都可看作是一个环路天线，会对外辐射能量，引起EMI问题，辐射的大小与环路面积呈正比。

注意：

当无法同时兼顾输入环路与输出环路面积最小时，对于BUCK拓扑，应优先考虑输入环路面积最小。因为BUCK电路中输出回路的电流是连续的，而输入回路的电流是跳变的，会产生较大的di/dt，更容易引起EMI问题。

同理，如果是BOOST拓扑，则应优先考虑输出回路布线最优化。

输入电容

① 对于BUCK拓扑结构而言，要使输入环路尽可能小，输入电容应满足：输入电容尽可能靠近芯片Vin引脚放置，并且输入电容的GND应尽量靠近芯片的GND引脚。

② 为了让电容滤波效果更好，应该让电源先经过输入电容，再进入芯片引脚。

③ 通常DCDC输入引脚的大电容CIN频率特性较差，设计时应并联一个频率特性好的高频去耦电容CBYPASS。

功率电感

① 对于BUCK拓扑而言，要想使输入环路和输出环路面积尽可能小，功率电感应靠近芯片SW引脚放置，并且功率电感的输出端尽量靠近芯片的GND引脚。

② 为了减小寄生电感和线路阻抗，SW引脚到功率电感的走线应以覆铜方式走线，并尽可能短。

③ SW节点和功率电感是噪声干扰源，附近不要走敏感信号线。

④ SW节点要以能满足过流要求的最小面积敷铜，防止大面积铜箔起到天线的作用，使EMI增加。

输出电容

对于BUCK拓扑而言，要想使输入环路和输出环路面积尽可能小，输出电容应靠近功率电感和芯片GND引脚。

自举电容

为了缩短整个高频的流通路径，自举电路要尽量靠近BST引脚和SW引脚。

反馈路径

① 通常FB反馈网络处的分压电阻都采用几十K或上百K的阻值，阻值越大，越容易受干扰，所以FB引脚走线应远离各种噪声源，如：功率电感、SW、续流二极管等。

② FB、COMP脚的信号地尽可能地与走大电流的功率地隔离开，然后进行单点相连，尽量不要让大电流信号的地 去干扰到小信号电流的地。

③ FB的分压电阻要从VOUT上进行采样，采样点要靠近输出电容处才能获得更准确的输出电压值。

参考资料

1. 干货 | DC-DC电路中，PCB Layout 布局及注意事项，电子工程世界

2. 超实用！几条DC-DC PCB layout建议，8号线攻城狮