基于FPGA自适应串口通信（Auto Baud Rate）

做的课设，相当于复习了一遍verilog。

---

实现了

1.接收端固定模式：8N1 BAUD：921600。

2.发送端8N1，任意波特率（不取极端值）。

3.数码管显示波特率（16进制）。

用了

1.两天一夜。

2.ego1平台+usb2uart。

---

整体框图

输入tx信号经过频率捕获层获得100Mhz下的计数值，送给波特率产生层得到接收层波特率。

接收层接收数据送给串口FIFO层，串口FIFO层根据发送层的反馈将数据送出FIFO。

发送层将数据按固定921600波特率发给PC机。从而实现波特率交换。

---

频率捕获层算法

1.uart协议

这里只考虑最常用的8N1，即8位数据，无校验，1位停止位。

在时钟线上升沿，tx线下降沿并维持到下一个上升沿即为一个开始位。然后8位数据（低位在前）。然后到第10位停止位高电平。

值得一提的是，tx线不会在某个电平完后恢复初始电平，比如说上一个数据位是低，当前位还是低，这个数据位结束后不会变回高再变低。

有什么影响？倘若tx发送0xff，那么其实只有一个低电平脉宽！即起始位那个脉宽。

2.算法

先打两拍，同步时钟以及滤除尖峰脉冲。考虑到输入的数据信号大多为ascii码。

我们从里面找一个最特殊的，U，这个字符二进制为10101010，再加上开始结束位的tx线电平变化为：

0101010101，这里有4个或者说5个低电平脉宽，这是最理想的情况。这样测出来的脉宽都是波特率。

但是如果是一般的字符，发送一个字节可能获得多个低电平脉宽，从里面找最小的有极大可能就是波特率（极小可能最小的低电平脉宽是波特率的倍数）。

所以我们的算法就是多次测频率，从里面找一个最小的，即认为是波特率。注意这里的频率，波特率都是相对于ego1的100Mhz时钟，并不需要化为实际波特率。

程序

 `timescale 1ns / 1ps

 module cap_freqence(
             input        clk,
             input        rst_n,
             input         freq_in,
             input         cap_en,
             output     freq_cap//27bit 0-134,217,727 对输入信号波特率测得的频率
     );
 reg[:]  freq_cap = 'd10416;    //rst ??????
 reg[:] tmp_cap,sequence_cap[:];    //cap 5 times and Use the smallest one as baud
 reg [:] cap_cnt;
 // reg cap_finish;
 reg s0_RS_232_RX,s1_RS_232_RX;        //同步寄存器，消除亚稳态
 reg tmp0_RS_232_RX,tmp1_RS_232_RX;    //数据寄存器，移位寄存器
 reg cap_state;                        //0:idle 1:work
 wire neg_RX;//下降沿
 always@(posedge clk or negedge rst_n)//同步寄存器，消除亚稳态
     if(!rst_n)
         begin
             s0_RS_232_RX <= 'b0;
             s1_RS_232_RX <= 'b0;
         end
     else
         begin
             s0_RS_232_RX <= freq_in;   //次态
             s1_RS_232_RX <= s0_RS_232_RX;//现态
         end
 always@(posedge clk or negedge rst_n)//数据寄存器
     if(!rst_n)
         begin
             tmp0_RS_232_RX <= 'b0;
             tmp1_RS_232_RX <= 'b0;
         end
     else
         begin
             tmp0_RS_232_RX <= s1_RS_232_RX;
             tmp1_RS_232_RX <= tmp0_RS_232_RX;
         end
 //共打两拍再检测输入脚
 assign neg_RX = (!tmp0_RS_232_RX) & tmp1_RS_232_RX;//下降沿检测

 always@(posedge clk or negedge rst_n)//cap工作状态
     if(!rst_n)begin
         cap_state <= ;
         end
     else if(neg_RX)                    //下降沿开始测频
         cap_state <= ;
     else if (tmp0_RS_232_RX)        //高电平退出测频
         cap_state <= ; 

 always@(posedge clk or negedge rst_n)//以100Mhz时钟测输入引脚低电平脉宽
     if(!rst_n)
         begin
             tmp_cap <= 'd0;

         end
     else if(cap_state)                //串口工作状态（接受）时计数
         begin
             if(tmp0_RS_232_RX)        //计完一次频率
                 begin
                    sequence_cap[cap_cnt] <= tmp_cap;
                    tmp_cap <= 'd0;
                    cap_cnt <= cap_cnt + ;//0 1 2 3,4测完4次后为4
                 end
             else
                tmp_cap <= tmp_cap + 'b1;
         end

 integer i;
 reg[:] min_cap;

 always@(cap_cnt)                    //测完一个序列便从测频序列里找出最小脉宽即为bps
     begin
         if (cap_cnt == 'd5)
             begin
                 min_cap=sequence_cap[];//1st one as minimal cap
                 for (i=;i<;i=i+)
                     if (sequence_cap[i] < min_cap)
                         if (sequence_cap[i] > )
                             min_cap = sequence_cap[i];
                 if (cap_en)            //手动控制更新baud
                     freq_cap = min_cap;
             end
     end

 endmodule

这个程序有瑕疵，用了初始化。不懂

freq_cap
这个变量放在rst里面复位后，之后都不能被下面

freq_cap = min_cap;
这句更新，暂时这么写吧！

---

效果