verilog学习笔记(0)

assign赋值语句根本不允许出现在always语句块中

位于begin/end块内的多条阻塞赋值语句是串行执行的;

但是多条非阻塞赋值语句却是并行执行的，这些非阻塞赋值语句都会在其中任何一条语句执行完成之前开始执行。

如果不赋值，wire的默认状态是高阻态，即z。

Note: One thing that is common to if-else and case statement is that, if you don't cover all the cases (don't have 'else' in If-else or 'default' in Case), and you are trying to write a combinational statement, the synthesis tool will infer Latch.

注意：if-else和case语句通用的一件事是，如果你没有覆盖所有的情况（在Case中没有“否”或“默认”），而你正在尝试写一个组合语句，综合工具会推断出Latch。

关于阻塞赋值与非阻塞赋值