关于INTEL FPGA设计工具DSP Builder

一段时间以来,MathWorks一直主张使用Matlab和Simulink开发工具进行基于模型的设计,因为好的设计技术使您能够在更短的时间内开发更高质量的复杂软件。基于模块的设计采用了数学和可视化的方法,通过整个开发过程中使用的系统级建模(从初始设计到设计分析,仿真,自动代码生成、开发和验证)来开发复杂的控制和信号处理系统。这些模块是由框图,文本程序和其他图形元素组成的可执行规范。基于模型的设计鼓励对比其他设计方法更广泛的设计空间的快速探索,因为您可以在设计周期的早期更快地迭代设计。而且,由于这些模型是可执行的,所以验证成为每一步开发过程中不可或缺的一部分。
面向英特尔® FPGA 的 DSP Builder 是一款数字信号处理 (DSP) 设计工具,通过MathWorks* Simulink* 环境中,对英特尔 FPGA 的支持, 通过按下不同按钮生成 DSP 算法的 HDL 代码。该工具可使用 MATLAB 函数和 Simulink 模型生成可合成的优质 VHDL/Verilog 代码。生成的 RTL 代码可用于英特尔 FPGA 编程,广泛适用于雷达设计、无线和有线通信设计、医学成像和电机控制等应用。
该工具在现有的 Simulink 库中添加了额外的库块,其中包括面向英特尔 FPGA 的 DSP Builder 高级模块集和面向英特尔 FPGA 的 DSP Builder 标准模块集。建议使用面向英特尔 FPGA 的 DSP Builder高级模块集进行全新的设计。
下图所示为Intel FPGA DSP Builder 系统级设计流程。

主要特性:
- 从高等级的示意图到针对英特尔 FPGA 优化的低等级 VHDL 
- 使用矢量处理来执行高性能的定点和浮点 DSP,例如复杂的 IEEE 754 单精度浮点 
- 将设计一键迁移到英特尔 Arria® 10 和英特尔 Stratix® 10 设备上的英特尔的硬浮点 DSP 模块。 
- 通过 ALU 折叠从扁平的数据速率设计中构建定制的 ALU 处理器架构 
- 高级合成优化,自动流水线插入和平衡,以及目标硬件映射 
- 灵活的“白盒”快速傅立叶变换 (FFT) 工具包,具有开放的库和模块层次结构,可支持用户构建定制的 FFT 
- 使用设计人员制定的系统时钟约束自动实现流水线、时分多路复用/分折和时序收敛 
- 访问高级 math.h 函数和多通道数据 
- 为所有设计生成资源利用率表,而无需使用英特尔 Quartus Prime 软件进行编译 
- 自动为英特尔 Quartus Prime 软件、Timing Analyzer、Platform Designer(原 Qsys)以及 ModelSim-Intel FPGA 版本生成项目或脚本。 
 - 版权所有权归卿萃科技 杭州FPGA事业部,转载请注明出处 - 作者:杭州卿萃科技ALIFPGA - 原文地址:杭州卿萃科技FPGA极客空间 微信公众号  - 扫描二维码关注杭州卿萃科技FPGA极客空间 
关于INTEL FPGA设计工具DSP Builder的更多相关文章
- 基于INTEL FPGA硬浮点DSP实现卷积运算
		概述 卷积是一种线性运算,其本质是滑动平均思想,广泛应用于图像滤波.而随着人工智能及深度学习的发展,卷积也在神经网络中发挥重要的作用,如卷积神经网络.本参考设计主要介绍如何基于INTEL 硬浮点的DS ... 
- 【转载】如何在FPGA设计环境中添加加时序约束
		转自:http://bbs.ednchina.com/BLOG_ARTICLE_198929.HTM 如何在FPGA设计环境中加时序约束 在给FPGA做逻辑综合和布局布线时,需要在工具中设定时序 ... 
- OpenCL设计优化(基于Intel  FPGA SDK for OpenCL)
		1.首先了解Intel FPGA SDK for OpenCL实现OpenCL的设计组件,包括: kernels, global memory interconnect, local memory, ... 
- DSP builder安装指南(以9.1为例) 转自http://www.cnblogs.com/sleepy/archive/2011/06/28/2092362.html
		DSP Builder在算法友好的开发环境中帮助设计人员生成DSP设计硬件表征,从而缩短了DSP设计周期.已有的MATLAB函数和Simulink模块可以和Altera DSP Builder模块以及 ... 
- FPGA设计思想与技巧(转载)
		题记:这个笔记不是特权同学自己整理的,特权同学只是对这个笔记做了一下完善,也忘了是从那DOWNLOAD来的,首先对整理者表示感谢.这些知识点确实都很实用,这些设计思想或者也可以说是经验吧,是很值得每一 ... 
- FPGA设计中的电源管理(转载)
		过去,FPGA设计者主要关心时序和面积使用率问题.但随着FPGA不断取代ASSP和ASIC器件,设计者们现正期望能够开发低功耗设计,在设计流程早期就能对功耗进行正确估算,以及管理和对与FPGA相关的各 ... 
- 每天进步一点点------ISE 12.4的FPGA设计基本流程
		基于ISE 12.4的FPGA设计基本流程 ISE是使用XILINX的FPGA的必备的设计工具,它可以完成FPGA开发的全部流程,包括设计输入.仿真.综合.布局布线.生成BIT文件.配置以及在线调试等 ... 
- Intel FPGA Clock Region概念以及用法
		目录 Intel FPGA 的Clock Region概念 Intel 不同系列FPGA 的Clock Region 1. Clock Region Assignments in Intel Stra ... 
- FPGA开发工具套餐搭配推荐及软件链接 (更新于2020.03.16)
		一.Xilinx(全球FPGA市场份额最大的公司,其发展动态往往也代表着整个FPGA行业的动态) (1) Xilinx官方软件下载地址链接: https://china.xilinx.com/supp ... 
随机推荐
- Java 进阶7 并行优化 JDK多任务执行框架技术
			Java 进阶7 并行优化 JDK多任务执行框架技术 20131114 Java 语言本身就是支持多线程机制的,他提供了 Thread 类 Runnable 接口等简单的多线程支持工 ... 
- C#笔记 -- 协变、逆变
			协变 理解:在泛型和委托中, 让使用某个泛型参数A的类型可以用一个使用由A派生的泛型参数B的类型实例化,(小=> 大)如  // IEnumerable<Animal> 与 Lis ... 
- HDU 5875 Function (线段树+gcd / 单调栈)
			题意:给你一串数a再给你一些区间(lef,rig),求出a[lef]%a[lef+1]...%a[rig] 题解:我们可以发现数字a对数字b取模时:如果a<b,则等于原数,否则a会变小至少一半. ... 
- ParentNodes、childNodes、children之间的区别
			"parentNode" 常用来获取某个元素的父节点. 把 parentNodes 理解为容器, 在容器中有个子节点 例: <div id="parent" ... 
- LeetCode OJ:Maximal Square(最大矩形)
			Given a 2D binary matrix filled with 0's and 1's, find the largest square containing all 1's and ret ... 
- windows的虚拟磁盘(vhd,vhdx)使用
			以前一直使用u盘或者移动硬盘接上usb直接拷贝文件,发觉速度一般.而且一般只有一个盘,分类也很不方便. 后来发现windows的虚拟磁盘可以解决我的问题... 经过一段时间的使用后发觉使用虚拟磁盘的方 ... 
- 词频统计 ——Java
			github地址 :https://github.com/NSDie/personal-project 一.计划表 PSP2.1 Personal Software Process Stages 预估 ... 
- C++11_ Variadic Templates
			版权声明:本文为博主原创文章,未经博主允许不得转载. 这次主要介绍C++11的又一个新特性 Variadic Templates (可变模板参数) 它的实现类似于initializer_list< ... 
- 20165202 预备作业3 Linux安装及学习
			一.虚拟机安装 娄老师的<基于VirtualBox安装Ubuntu图文教程>对于安装过程的介绍很易懂,但在安装过程中还是遇到了一些问题 Q1:安装教程中下载地址的VM提示安装包损坏 解决办 ... 
- css 中相对定位和绝对定位
			1. css中定位机制有三种: 标准文档流, 浮动, 绝对定位 2. 绝对定位就属于第三种定位, 用到position属性, 下面就是具体设置 相对定位: 相对于自身原有位置(就是普通流的时候)进行偏 ... 
