Nios II 13.1中,使用Qsys生成的cpu中断号默认为-1,因此中断无法注册。解决方法:手动修改中断模块的tcl文件如下:

add_interface interrupt_sender interrupt end
set_interface_property interrupt_sender associatedAddressablePoint "avalon_slave "
set_interface_property interrupt_sender associatedClock clock
set_interface_property interrupt_sender associatedReset reset
set_interface_property interrupt_sender bridgedReceiverOffset ""
set_interface_property interrupt_sender bridgesToReceiver ""
set_interface_property interrupt_sender ENABLED true
set_interface_property interrupt_sender EXPORT_OF ""
set_interface_property interrupt_sender PORT_NAME_MAP ""
set_interface_property interrupt_sender CMSIS_SVD_VARIABLES ""

之后重新生成CPU即可

1. Quartus 中 Modelsim-Altera 设置的问题

在Quartus II 13.1中, 需要选定好可执行程序的位置,要注意描述的是路径!而非程序

设置结果默认D:\altera\13.1\modelsim_ase\win32aloem,需要在最后加斜线,D:\altera\13.1\modelsim_ase\win32aloem\ 如果最后的“\”没有的话系统无法运行。

2 Modelsim-Altera 仿真过程中无法读取RAM出事话文件*.hex或者*.mif

需要把初始化文件和仿真文件放在同一个路径下。

3. Quartus 远程登录

在lisence里面的网卡后面加上几个字母TS_OK即可

如下

FEATURE quartus alterad 2035.12 permanent uncounted 295142B536B3 \
    HOSTID=002618e3e3b6 TS_OK SIGN="0C8D 31B5 AD64 E1C4 C6F9 1540 5072 \
    C53D 386C 7A5E 09F0 6FE0 EBAB A42C C139 015B 44B1 D3E6 8F4B \
    CD45 FAFF B30C 77BE FA54 955D 022F 0663 87C2 26B0 7305"

4. 网表文件的生成

4.1、基本概念

QuartusII的qxp文件为QuartusII Exported Partition,用于创建综合或者PAR之后的网表文件。

QuartusII的vqm文件为verilog quartusII mapping,只能保存综合后,PAR前的综合结果。

4.2、qxp文件生成

1. 在quartusII的Project Navigator中选中欲创建qxp的module文件,右击,选择“Design Partition > Set as Design Partition”。

2. 综合整个工程,想出PAR后的qxp就需要编译整个工程。

3. 点击菜单“Process”,选择“Start > Start Partition Merge”,以创建完整的module网表。

4. 点击菜单“Project”,选择“Export Design Partition”。

5. 在弹出窗口中选择想要的层次和网表选项,即可导出qxp文件。

  注:使用时,仍需右击选择“Set as Design Partition”,否则,有时候会出错,只是有时候而已哦。

    通过RTL查看器看到的qxp模块是空的,但PAR后即可看到里面的东东了。

4.3、vqm文件生成

1. 创建以相应module为顶层的工程。

2. 点击菜单“Process”,选择“Start > Start VQM Writer”,即可得到vqm文件。

  注:有的器件不支持vqm哦,此时只能用qxp了。

5. WARNING: Couldn't compute FAST_CWD pointer. Please report this problem to the public mailing list cygwin@cygwin.com"

解决方法:Updating Cygwin for Quartus II 13.1 on Windows 8.1

There is a compatibility issue that causes old versions of Cygwin to fail to run on Windows 8.1. This affects all of Altera’s tools that use Cygwin, such as Altera Monitor Program and Nios II EDS. To solve this issue, the Cygwin that is installed with Quartus II must be updated as follows:

  1. Download the patch at ftp://ftp.altera.com/up/pub/Cygwin_Patch/cygwin_patch.zip
  2. Extract the contents of cygwin_patch.zip to your Quartus II install directory, overwriting existing files. Both 32-bit and 64-bit versions of Cygwin are included in the zip file; extract both of these versions to your Quartus II install folder. The default path to the Quartus II install folder is “C:\altera\13.1\quartus”.

6. NIOS II EDS中出现TYPE 'XXXX_BASE' COULD NOT BE RESOLVED;不识别“system.h”“io.h”等系统头文件(只是错误警告,实际不影响编译和执行)

选中project——右键——Index——rebuild(此方案不行只能重新建立工程)

FPGA 日积月累的更多相关文章

  1. FPGA的“可编程”使你迷惑吗?

    http://www.alteraforum.com.cn/showtopic-7791.aspx FPGA的“可编程”使你迷惑吗?   任何一个硬件工程师对FPGA都不会陌生,就好比C语言对于软件工 ...

  2. FPGA与simulink联合实时环路系列——实验三 按键key

    实验三 按键key 实验内容 在FPGA的实验中,经常涉及到按键的使用,按键是必不可少的人机交互的器件之一,在这些实验中,有时将按键的键值读取显示到数码管.LCD或者是通过串口传送到PC的串口助手上进 ...

  3. FPGA与simulink联合实时环路系列——实验二LED

    实验二LED 实验内容 在实验一的基础上,将simulink产生的测试信号输出到FPGA开发板上的LED灯进行显示,这里要在生成的硬件模型上进行修改,将传送到FPGA的信号输出到8个LED灯上,并且对 ...

  4. FPGA优化之高扇出

    Fanout即扇出,模块直接调用的下级模块的个数,如果这个数值过大的话,在FPGA直接表现为net delay较大,不利于时序收敛.因此,在写代码时应尽量避免高扇出的情况.但是,在某些特殊情况下,受到 ...

  5. 关于 FPGA 内部信号扇入扇出

    扇入.扇出系数 扇入系数是指门电路允许的输入端数目.一般门电路的扇入系数为1—5,最多不超过8.扇出系数是指一个门的输出端所驱动同类型门的个数,或称负载能力.一般门电路的扇出系数为8,驱动器的扇出系数 ...

  6. FPGA Timing笔记

    很多FPGA工程师都会遇到timing的问题,如何让FPGA跑到更快的处理频率是永久话题.决定FPGA的timing关键是什么?如何才能跑到更快的频率呢? A. 第一步需要了解FPGA的timing路 ...

  7. FPGA的引脚VCCINT 、VCCIO VCCA

    首先是看到FPGA在配置的时候有三种不同的电VCCINT .VCCIO VCCA,于是就查了下有什么不同: FPGA一般会有许多引脚,那它们都有什么用呢? VCCINT为施加于 FPGA 内核逻辑的电 ...

  8. FPGA与simulink联合实时环路系列——实验一 测试

    实验一 测试 实验内容 在simulink创建测试模块,通过测试模块产生信号,再传送到FPGA,FPGA读出后再将信号无处理传送回simulink进行显示.由此来测试整个硬件在环的功能是否正常,并且熟 ...

  9. FPGA与simulink联合实时环路系列—开篇

    FPGA与simulink联合实时环路系列—开篇 作为网络上第一个开源此技术,笔者迫不及待地想将此技术分享出来,希望大家多多支持.笔者从2011年接触FPGA以来,从各个方面使用FPGA,无论是控制. ...

随机推荐

  1. php 操作 mysql 实现批量执行mysql语句 mysql文件

    <?php /** * 批量运行sql文件 * 正则分隔是重点 preg_split("/;[\r\n]+/", filecontent) */ $config = requ ...

  2. Django自带后台管理配置

    Django自带后台管理的配置 创建项目和应用 修改配置文件 数据库配置 DATABASES = { 'default': { 'ENGINE': 'django.db.backends.mysql' ...

  3. 笔记-Python-language reference-5.the import system

    笔记-Python-language reference-5.the import system 前言 经常用到import,module,对其中的机制及原理有一定的了解,但没有将各种信息前后连通起来 ...

  4. The Image Gallery Revisited

    Lets apply the Best practices to the Image Gallery . /*** index.html ***/ <!DOCTYPE html> < ...

  5. 3,Linux入门

    操作系统的分类 Windows系列操作系统,Unix类操作系统,Linux类操作系统,Mac操作系统 提问:为什么要去学习Linux? 同学甲可能要问,超哥你介绍了这么多有关Linux的知识,但我还是 ...

  6. CodeForces 785C Anton and Fairy Tale 二分

    题意: 有一个谷仓容量为\(n\),谷仓第一天是满的,然后每天都发生这两件事: 往谷仓中放\(m\)个谷子,多出来的忽略掉 第\(i\)天来\(i\)只麻雀,吃掉\(i\)个谷子 求多少天后谷仓会空 ...

  7. Android 判断屏幕方向一个大坑

    正常的判断屏幕方向的代码: /** 获取屏幕是否是竖屏 * @return */ @SuppressLint("SwitchIntDef") public boolean isSc ...

  8. Toolbar中menu菜单文字颜色的修改

    Toolbar菜单中menu当中我们大多数都使用图片来按钮,可是有些时候我们也会直接使用文字,文字的颜色如何修改呢. 其实很简单,我们只要修改styles.xml文件中,添加一句 <item n ...

  9. hadoop中节点上的nodemanager一直启动不起来

    当我们启动Hadoop集群的时候,发现有一台机器的nodemanager启动后自动关闭, 查看日志的时候发现有错误:yarn-root-nodemanager-log 解决办法: netstat  a ...

  10. 示例解读Java的跨平台原理

    首先简单的解释一下Java跨平台的特征,相当于说写一个Java程序论述上可以运行在不同的操作系统平台上面(此处的平台我们就简单的看成是操作系统平台).下面我们用一些事例来说明它的好处. 我们先了解一些 ...