【再话FPGA】在xilinx中PCIe IP Core使用方法
采用Xilinx Virtex-5 XC5VSX50T-FF1136 FPGA或者Xilinx Virtex-5 XC5VSX95T-FF1136的板子。采用ISE13.2环境。
步骤:
一、建立一个ISE工程:
BMDforPCIE工程的建立方法:
bmd_sx50t文件夹包含BMD Desin for the Endpoint PCIE的全部源文件,但还未构成一个工程。其中bmd_design文件夹里的源代码主要分布在三个文件夹中:dma_performance_demo和example_design和source。
1)、dma_performance_demo是dma例子的源代码。该文件夹是从xilinx公司的xapp1052应用示例中得到的。
2)、example_design是PIO例子的源代码。
3)、source是PCIE核的源代码。(PCIE Endpoint v1.12不再包含NGC文件,只有源代码)在建立一个新的工程来实现BMD for PCIE时,要用到的源文件包括source里的所有文件、dma_performance_demo里BMD文件夹下的部分文件,和common文件夹中的所有文件、以及example_design中的xilinx_pci_exp_ep.v文件和.ucf文件。将这些文件加入工程后,必须设置工程中某些包含'define的文件被所有文件包含,设置方法如下:Right-click the macro define file, and choose Source Properties. And then check "Include as Global file in Compile List".建立后的bmd_sx50t_ise文件夹包含BMD Desin for the Endpoint PCIE的全部ISE工程文件,打开工程即可综合、实现、生成.bit文件。
二、将生成的.bit或者(.mcs)文件下载到板子里。
烧写sx50t和的flash的步骤:
1)首先生成PROM File(.mcs)
a,双击PROM File Formatter
b,选BPI Flash的configure single FPGA
c,选32M
d,Data Width选x16
e,add device file选file.bit文件
f,双击Generate File
2)对Flash进行编程(JTAG线的速率要选择3M方可连上)
a,双击Boundary Scan
b,空白处右击选择Add Xilinx Device
c,选file.bit
d,右击SPI/BPI,选Add SPI/BPI Flash
e,选file.mcs
f,sx95t选28F256P30,sx50t选XCF128X作为BPI PROM
g,右击FLASH,单机Program开始编程。
三,安装windows下的BMD驱动。下载成功后(指.mcs已下载到flash中),将板子电源打开,重启电脑后,即可在设备管理器中检测到Standard PCI RAM的硬件设备,重新安装该设备的驱动,选中win32_driver文件夹中的oemsetupXP.inf,即可安装。
注:安装驱动时,PCIE核的vendor ID和device ID必须和oemsetupXP.inf里的一致,可以通过修改oemsetupXP.inf文件来实现。否则将提示“指定的位置不包含有关硬件的信息”。
四,其余步骤按照xapp1052的说明就可以了。
转载:http://blog.chinaaet.com/du520xi/p/31534
【再话FPGA】在xilinx中PCIe IP Core使用方法的更多相关文章
- 在EDK里面添加ISE IP core的方法
(1)在ISE下,使用core generator,可以得到xilinx的IP的*.v和*.ngc 文件,将这两个文件拷贝出来: (2)在EDK下使用“Create or Import Periphe ...
- Xilinx中解决高扇出的方法
Fanout,即扇出,指模块直接调用的下级模块的个数,如果这个数值过大的话,在FPGA直接表现为net delay较大,不利于时序收敛.因此,在写代码时应尽量避免高扇出的情况.但是,在某些特殊情况下, ...
- LoadRunner中的IP欺骗
应用程序服务器和网络设备使用IP地址来识别客户端.应用程序服务器通常会对来自同一计算机的客户端信息进行高速缓存. 网络路由器尝试对原信息和目标信息进行高速缓存以优化吞吐量.如果多个用户具有相同的IP地 ...
- 82-基于Xilinx Virtex-5LXT FPGA的四路光纤PCIE卡(4路光纤卡)
基于Xilinx Virtex-5LXT FPGA的四路光纤PCIE卡(4路光纤卡) 1.板卡特点: 1) 主芯片采用Xilinx Virtex-5LXT FPGA. 前面板提供4路光纤接口,速率可 ...
- 【转载】如何在FPGA设计环境中添加加时序约束
转自:http://bbs.ednchina.com/BLOG_ARTICLE_198929.HTM 如何在FPGA设计环境中加时序约束 在给FPGA做逻辑综合和布局布线时,需要在工具中设定时序 ...
- Xilinx 7系列例化MIG IP core DDR3读写
昨晚找了一下,发现DDR3读写在工程上多是通过例化MIG,调用生成IPcore的HDL Functional Model.我说嘛,自己哪能写出那么繁琐的,不过DDR读写数据可以用到状态机,后期再添砖加 ...
- 调整Win7中TCP/IP半开连接数限制
调整Win7中TCP/IP半开连接数限制 相信大家都有过这样的经历,普通的ADSL宽带下,打开下载工具下载资源时,再想浏览网页就会变得非常困难了,Windows7中也未能幸免. 究其原因 ...
- linux下批量修改存有超大数据量IP文件中的IP内容以及去重排序
作为一个linux的学徒,分享一下自己解决这个小问题的心得,在处理这个问题时使用了一个小技巧感觉很适用,个人发觉linux的终端真滴是非常强大,下面就详细地介绍这个问题以及解决办法吧 问题描述:由于要 ...
- 获得Unix/Linux系统中的IP、MAC地址等信息
获得Unix/Linux系统中的IP.MAC地址等信息 中高级 | 2010-07-13 16:03 | 分类:①C语言. Unix/Linux. 网络编程 ②手册 | 4,471 次阅读 ...
随机推荐
- Oracle内存结构:SGA PGA UGA
内存结构是oracle数据库最重要的组成部分之一,在数据库中的操作或多或少都会依赖到内存,是影响数据库性能的重要因素Oracle数据库中包括3个基本的内存结构: 一. 系统全局区 (System G ...
- java json与map互相转换(一)
java json与map互相转换(一) CreationTime--2018年7月16日 Author:Marydon 1.准备工作 所需jar包:json-20180130.jar impor ...
- poi导出excel合并单元格(包括列合并、行合并)
1 工程所需jar包如下:commons-codec-1.5.jarcommons-logging-1.1.jarlog4j-1.2.13.jarjunit-3.8.1.jarpoi-3.9-2012 ...
- VirtualBox-5.0.16设置windows与ubuntu的共享文件夹
操作环境:win7.VirtualBox-5.0.16.ubuntukylin-14.04.2-desktop-amd64 1.先下载安装VBoxGuestAdditions_5.0.17-10614 ...
- 要想找出以“y”结尾的名字
要想找出以“y”结尾的名字:mysql> SELECT * FROM pet WHERE name LIKE '%y'“_”:匹配任何单个字符“%”:匹配任意数目字符(包括零字符)
- ntp时钟同步
服务器时间的一致性,很关键的. 11. 基于ntp服务的形式 [root@server0 ~]# yum -y install chrony //NTP客户端 centos7.x cent ...
- 转:D3DXVec3TransformNormal() 与 3DXVec3TransformCoord() 的区别
DirectX中有两个很相似的函数,输入与输出的参数格式完全一样,都是输入一个三维向量(D3DXVECTOR3)和一个矩阵(D3DXMATRIX),输出变换之后的向量(D3DXVECTOR3). 函数 ...
- chrome配置文件校验初始化隐含參数的逆向
这篇文章接上一篇文章进一步升华:花了4个小时获得该信息的计算方式 比方在 chrome文件夹下的\Chrome\User Data\Default文件夹下的Secure Preferences,须要 ...
- AllInOneConveter——编码转换工具
一.Url编码解码 二.Base64编码解码 三.\u形式Unicode和汉互转 四.Md5加密 五.源代码 https://github.com/FrankFan/AllInOneConverter ...
- 多线程和Socket——在线聊天室
多线程开发和Socket技术 一.进程和线程 进程:每个应用程序对应一个进程: 线程:一个进程至少包含一个线程,线程要和CPU进行交互. 多线程并发(可以理解为):"同一时间"执行 ...