硬件设计:逻辑电平--LVDS

参考资料：关于LVDS电平

LVDS电平

PECL、LVDS和CML电平

高速数字逻辑电平(8)之LVDS

LVDS自学笔记

LVDS用户手册

LVDS和M-LVDS电路实施指南

　　LVDS(Low-Voltage Differential Signaling,低电压差分信号)是美国国家半导体于1994年提出的一种信号传输模式的电平标准，它采用极低的电压摆幅高速差动传输数据，可以实现点对点或者一点对多点的连接；LVDS技术规范有两个标准，即TIA(电讯工业联盟)/EIA(电子工业联盟)的ANSI/TIA/EIA-644标准与IEEE 1596.3标准，所以LVDS接口也称为RS-644接口。

一、LVDS工作原理

　　一个典型的LVDS通讯链路如图1所示，主要由差分信号驱动器、差分信号互联器、差分信号接收器三部分组成。

图1 LVDS驱动和接收

　　差分信号驱动器：将非平衡传输的TTL信号转换成平衡传输的LVDS信号。其中，驱动器中的场效应管(不一定是场效应管，因为LVDS技术规范主要侧重于LVDS接口的电气、互连与线路端接，对于生产工艺、传输介质及供电电压无明确要求，也可以采用CMOS、GaAs或其它工艺实现)组成一个全桥开关电路，用来控制3.5mA恒流源的电流流动方向；同时因为LVDS接收器具有很高的输入阻抗，所以驱动器输出的电流都流过100Ω的匹配电阻，并在接收器的输入端产生大约350mV的电压。

　　差分信号接收器：将平衡传输的LVDS信号转换成非平衡传输的TTL信号；且官方规定LVDS接收器灵敏度阈值保证在100mV以下，并且此灵敏度在0V至2.4V的宽共模情况下保持不变。

　　差分信号互联器：包括连接线(电缆或PCB走线)，终端匹配电阻(电阻为100Ω或120Ω)。　

二、LVDS应用模式

　　2.1、点到点(Point to Ponit)

图2 点到点拓扑

　　图2显示了LVDS点到点拓扑结构，在互连端接过程中严格控制阻抗的连续性及特征阻抗与负载的匹配将有助于降低信号抖动；

　　2.2、多点到多点(Multipoint to Multipoint)

图3 多点到多点拓扑

　　图3显示了LVDS单驱动与多接收的拓扑结构，只有当驱动器位于总线的终端时，才建议在最远端接收端侧终止信号总线；而当驱动器位于总线其他位置时(例如总线中间)，则需要在总线的两端终止信号总线；

　　2.3、双向点对点

图4 双向LVDS电路

　　图4显示了LVDS双向点对点拓扑结构，此结构能通过一对双绞线实现双向的半双工通信(在任意时刻差分信号仍然只能往一个方向传输数据)，可以由标准的LVDS的驱动器和接收器构成,如图4所示；但更好的办法是采用总线LVDS驱动器(即BLVDS)，这是为总线两端都接负载而设计的。

三、LVDS的电特性

　　3.1、LVDS物理接口使用1.2V偏置电压作为基准(共模直流电压)，提供大约350mV摆幅。

　　3.2、恒流源电流驱动，把输出电流限制到约为3.5mA左右，使跳变期间的尖峰干扰最小，因此产生的功耗非常小，同时低电流驱动模式也意味着可实现高速传输。

　　3.3、具有相对较慢的边缘速率(约为1V/ns)。同时采用差分传输形式，使其信号噪声和EMI都大为减少，同时也具有较强的抗干扰能力。

四、LVDS的优点

　　4.1、高速传输能力

　　　　LVDS技术的恒流源模式和低摆幅输出都意味着LVDS能高速驱动，实现信号的高速传输；ANSI/TIA/EIA-644标准推荐LVDS最高数据传输速率为655Mb/s和当前无失真通道上的理论极限速率为3.125Gb/s。

　　*注意：LVDS理论传输速率目前最高可以达到3.125Gbps，所以：1.差分线要求严格等长，最好不超过10mil；2.100Ω电阻离接收端距离不能超过500mil，最好控制在300mil以内。

　　4.2、低噪声/低电磁干扰

　　　　众所周知，差分数据传输方式比单线数据传输对共模噪声有更强的抵抗能力，在两条差分信号线上，电流的方向、电压振幅相反，而接收器只关心两信号的差值，所以以共模形式耦合到差分线上的噪声能够被抵消，同时两条信号线周围的电磁场也相互抵消，因此差分信号传输比TTL单线信号传输的电磁辐射小得多；并且LVDS信号采用恒流源模式驱动，不容易产生振铃和切换尖峰信号，进一步降低了噪声。

　　4.3、低功耗

　　　　LVDS器件一般采用CMOS工艺实现，因此具有较低得静态功耗，而LVDS的负载(100Ω终端电阻)的功耗仅为1.2mW；同时LVDS采用恒流源模式驱动设计，极大地降低了频率成分对功耗的影响。

　　4.4、低电压

　　　　LVDS接口采用低压差分信号技术，其发送和接收不依赖于供电电压，因此LVDS能比较容易地应用于低电压系统中，如3.3V甚至2.5V，且保持同样的信号电平及性能。

五、LVDS信号布板注意事项(高速信号通用)

　　5.1、采用多层板布局方式

　　LVDS信号属于高速信号，布局时相邻层应为地层，以实现对LVDS信号进行屏蔽防止干扰。

　　5.2、特征阻抗匹配

　　LVDS信号的电压摆幅只有350mV,采用电流驱动的差分信号方式工作，为确保在传输线当中传播时不受反射信号的影响，LVDS信号要求传输线阻抗匹配，通常差分阻抗为(100±10)Ω，阻抗控制的好坏直接影响信号完整性及延迟。

　　5.3、紧耦合原则

　　在计算线宽和差分线间距时最好遵守紧耦合的原则，也就是差分对线间距小于或等于线宽；当两条差分信号线距离很近时，电流传输方向相反，其产生的磁场相互抵消，电场相互耦合，电磁辐射也要小得多。

　　5.4、走短线、直线

　　为确保信号的质量，LVDS差分对走线应该尽可能短而直，减少布线中的过孔数，避免差分对布线太长(同时布线太长也会占用更多的PCB板面积)，出现太多的拐弯，拐弯处尽量用45°或者弧线，避免90°拐弯。

　　5.5、不同差分线对间的处理

　　对于不同差分线之间的间距要求间隔不能太少，至少应大于3~5倍差分对间距，必要时在不同的差分线对之间加地孔隔离以防止相互之间的串扰。

　　5.6、高速信号应远离其他信号

　　对高速信号和其他信号比如TTL信号，最好使用不同的走线层，如果因为设计限制必须使用同一层走线，应保证高速信号和其他信号的距离至少大于3~5倍差分线间距。

　　5.7、高速信号尽量不跨平面分割

　　高速信号跨分割部分的传输线会因为缺少参考平面而导致阻抗的不连续，从而引起信号反射等现象。

　　5.8、匹配电阻的精度要求

　　对于点到点的拓扑结构，走线的阻抗通常控制在100Ω，但匹配电阻可以根据实际的情况进行调整，电阻的精度最好是1%~2%，因为根据经验，10%的阻抗不匹配就会产生5%的反射(阻抗匹配知识可参考硬件设计--特性阻抗匹配详解)。