【黑金教程笔记之006】【建模篇】【Lab 05 SOS信号之一】—笔记

sos_module.v是产生SOS信号的功能模块。即有次序的输出莫斯码：点、画、间隔。control_module.v是一个定时触发器，每一段时间使能sos_module.v。

模块：

 /**********************************************************
 module name:sos_module.v
 function: generate sos signal

 by yf.x
 2014-11-07

 **********************************************************/

 module sos_module(
 CLK,
 RST_n,
 Pin_out,
 SOS_en_sig
 );

 input CLK;
 input RST_n;
 input SOS_en_sig;
 output Pin_out;

 /***********************************************************/
 // DE2-115 use 50MHz oscillator,50M*0.001-1=49_999
 parameter T1ms='d49_999;

 /**********************************************************/

 reg [:]count1; //1ms counter

 always @(posedge CLK or negedge RST_n)
 if(!RST_n)
   count1<='d0;
 else if(iscount && count1==T1ms)
   count1<='d0;
 else if(iscount)
   count1<=count1+'b1;
 else if(!iscount)
   count1<='d0;

 /***********************************************************/

 reg [:]count_ms;

 always @(posedge CLK or negedge RST_n)
 if(!RST_n)
   count_ms<='d0;
 else if(iscount && count1==T1ms)
   count_ms<=count_ms+'b1;
 else if(!iscount)
   count_ms<='d0;

 /***********************************************************/

 reg iscount;
 reg rPin_out;
 reg [:]i;  

 always @(posedge CLK or negedge RST_n)
 if(!RST_n)
 begin
   iscount<='b0;
   rPin_out<='b0;
   i<='d0;
 end
 else
   case(i)

     'd0:
      if(SOS_en_sig=='b1)
        i<='d1;

      'd1,
      'd3,
      'd5,
      'd13,
      'd15,
      'd17:       //short
      if(count_ms=='d100)
      begin
        iscount<='b0;
         rPin_out<='b0;
         i<=i+'b1;
      end
      else
      begin
        iscount<='b1;
        rPin_out='b1;
      end

     'd2,
      'd4,
      'd6,
      'd8,
      'd10,
      'd12,
      'd14,
      'd16,
      'd18:      //interval
      if(count_ms=='d50)
     begin
       iscount<='b0;
       i<=i+'b1;
     end
     else
       iscount<='b1;

     'd7,
      'd9,
      'd11:  //long
     if(count_ms=='d300)
     begin
       iscount<='b0;
         rPin_out<='b0;
         i<=i+'b1;
      end
      else
      begin
        iscount<='b1;
        rPin_out='b1;
      end     

      'd19:  //end
      begin
        rPin_out<='b0;
         i<='b0;
      end
     endcase

 /*******************************************************************/

 assign Pin_out=rPin_out;

 endmodule

 /************************************************************
 module name:control_module.v
 function:generate a enable signal at each 3 second.

 by yf.x
 2014-11-07

 ************************************************************/

 module control_module(
 CLK,
 RST_n,
 SOS_en_sig
 );

 input CLK;
 input RST_n;
 output SOS_en_sig;

 /***********************************************************/
 // 50MHz*3S-1=149_999_999
 parameter T3s='d149_999_999;

 /***********************************************************/

 reg isEn;
 reg [:] count1;

 always @(posedge CLK or negedge RST_n)
 if(!RST_n)
 begin
   isEn<='b0;
   count1<='d0;
 end
 else if(count1==T3s)
 begin
   isEn<='b1;
   count1<='d0;
 end
 else
 begin
   isEn<='b0;
   count1<=count1+'b1;
 end

 /************************************************************/

 assign SOS_en_sig=isEn;

 /************************************************************/

 endmodule

 /********************************************************************
 module name: sos_generator_module.v
 function: top module.

 pin assignmets(for DE2-115):
 --------------------------------------------------
 CLK----------------------------------CLOCK_50
 RST_n--------------------------------KEY[0]
 Pin_out------------------------------LEDG[8]
 --------------------------------------------------

 by yf.x
 2014-11-07

 ********************************************************************/

 module sos_generator_module(
 CLK,
 RST_n,
 Pin_out
 );

 input CLK;
 input RST_n;
 output Pin_out;

 /*********************************************************************/

 wire SOS_en_sig;

 control_module u0(
 .CLK(CLK),
 .RST_n(RST_n),
 .SOS_en_sig(SOS_en_sig)
 );

 wire pin_out_wire;

 sos_module u1(
 .CLK(CLK),
 .RST_n(RST_n),
 .SOS_en_sig(SOS_en_sig),
 .Pin_out(pin_out_wire)
 );

 /********************************************************************/

 assign Pin_out=pin_out_wire;

 /********************************************************************/

 endmodule

模块框图：

实验五说明：

实验五中control_module.v每隔3秒产生一个使能信号，触发sos_module.v产生sos信号。