资料来源

(1) sv绿皮书;

(2) vcs user guide;

(3) https://www.cnblogs.com/studyforever/p/5169243.html

(4) system verilog与功能验证

(5) https://www.cnblogs.com/GrootStudy/p/16559418.html

注1:注意dpi使用过程中的svSetScope()函数与svGetScopeFromName()函数;

1.verilog与C语言的接口(另外单独详细描述)

1.1 PLI-Programming Language Interface

(1) verilog使用编程语言接口(PLI)与C语言程序交互;

(2) PLI先后经历三代:TF->ACC->VPI;

1.2 PLI的优缺点(暂略)

2.system verilog与C语言的接口与交互

2.1 DPI-Direct Programming Interface

(1) system verilog使用DPI实现与C,C++,SystemC以及其他非verilog编程语言的交互;

2.2 导入(import)声明

注1:在sv中,凡是允许声明子程序的地方都可以导入子程序,例如program, module, interface, package或者编译单元空间$unit;

注2:被导入的子程序将只在它被声明的空间中有效;

注3:如果需要在代码的多个地方调用同一个导入函数,可以将import声明放在一个package中,并在需要的地方导入package;

注4:任何C函数都可以被引入到sv中,包括标准的C的函数库,如malloc()、free()、strlen();

(1) 导入时,不改变C函数名

1 import "DPI-C" function int factorial(input int i);

(2) 导入时,改变C函数名(如果C函数名与sv中的命名冲突)

1 //改变C函数名"test"为"my_test"
2 import "DPI-C" test=function void my_test();
3
4 //C函数名与sv关键字expect同名,需要修改函数名
5 import "DPI-C" \expect=function int fexpect();

2.3 导出(export)声明

3.使用方法以及实例(vcs仿真)

3.1 system verilog代码使用C子程序

3.1.1 编辑C文件,定义所需函数,注意在文件头部添加#include <svdpi.h>语句;

注1:要导入的C子程序可以有多个参数或者没有参数,参数的方向可以是input, output, inout,但不可以是ref;

注2:要导入的C子程序可以有返回值,也可以没有返回值;

注3:可以将要导入的C子程序的输入参数定义为const类型,这样如果对输入变量进行修改,C语言编译器会报错;

注4:注意system verilog和C语言子程序输入输出之间的数据类型的映射关系(详见sv绿皮书12.1.4参数类型);

 1 //参数方向
2 import "DPI-C" function int addmul (input int a,b, output int sum);
3
4 //返回值
5 import "DPI-C" function void stop_model();
6
7 //const类型输入参数
8 int factorial(const int i) {
9 if(i<=1) return 1;
10 else return i*factorial(i-1);
11
12 }

3.1.2 sv代码中采用特定的import语法引入C文件中子程序;

注1:在不同的使用场景下,import格式有所不同;

注2:约束中调用DPI函数,如果import语句中没有指明pure function,而只是function, vcs仿真工具将会报错;

注3:在import C函数时,不是所有的C函数实现都可以用import "DPI-C" pure function方式导入;

(1) 纯导入(在sv约束中使用纯导入-pure)

注1:纯函数严格根据其输入计算输出,跟外部环境没有任何其他交互,即纯函数不会访问任何全局或静态变量,不会进行文件操作,不会跟函数体以外的事务如操作系统、进程等有交互;

 1 使用格式(注意pure关键字):
2 import "DPI-C" pure function int func1();
3 import "DPI-C" pure function int func2(int a, int b);
4
5 使用示例:
6 step1:C文件dpi_func.c的构建
7 #include <svdpi.h>
8
9 int dpi_func(int a, int b) {
10 return (a+b);
11 }
12
13 step2:sv代码中调用C函数
14 import "DPI-C" pure function int dpi_func(int a, int b);
15
16 class C;
17
18 rand int ii;
19 constraint cstr{
20 ii==dpi_func(10,20);
21 }
22 endclass
23
24 program tb;
25 C cc;
26 cc=new;
27 cc.randomize();
28 endprogram

(2)通用导入-generic

注1:如果导入方法中使用全局变量,但没有调用任何PLI,它就不需要承受context方法带来的额外开销,这类函数为通用的;

1 使用格式:
2 import "DPI-C" function int dpi_func(int a, int b);

(3)关联导入-context

注1:调用关联导入方法时,需要记录调用的上下文环境以决定调用PLI TF\ACC还是VPI方法或者导出的system verilog任务,会给仿真器带来额外的开支;

注2:导入函数的上下文是该函数定义所在的位置,比如$unit、模块、program或者package;

1 使用格式:
2 import "DPI-C" context task call_sv(bit[31:0] data);

3.1.3 vcs仿真时添加编译option: +vc C/C++ source files;

(1) +vc选项后面跟的源文件必须是.c后缀;

(2) 注意现在如果使用+vc选项,vcs log中会报warning,说vc已经弃用了,可以使用+DPI代替;

1 vcs +DPI dpi_func.c -sverilog tb.sv -R -l run.log

3.2 C代码使用system verilog子程序

3.2.1 使用export语法导出一个system verilog函数;

1 示例:
2 export "DPI-C" function sv_display;
3 export "DPI-C" task mem_read;

3.2.2 完整示例

 1 #include <svdpi.h>
2 #include <stdio.h>
3
4 extern void mem_write(int);
5
6 int read_file(char * fname) {
7 int cmd;
8 FILE * file=NULL;
9 int hi;
10
11 file=fopen(fname, "r");
12 if(file==NULL) {
13 printf("cannot open this file\n");
14 exit(0);
15 }
16
17 while(!feof(file)) { //这种方法判断文件是否读完,会导致文件最后一行读两遍;
18 fscanf(file, "%d", &hi);
19 printf("%0d\n",hi);
20 mem_write(hi);
21 }
22
23 }
 1 //sv文件
2 module memory;
3 import "DPI-C" context function read_file(string fname); //该处必须用context function,因为C程序的read_file内用到了sv的导出函数;
4 export "DPI-C" function mem_write;
5
6 int mem[$];
7
8 function mem_write(int num);
9 mem.push_back(num);
10 endfunction
11
12 initial begin
13 read_file("mem.txt");
14 foreach(mem[i]) begin
15 $display("mem[%0d]=%0d",i,mem[i]);
16 end
17 end
18
19
20 endmodule:memeory
1 //txt文件
2 32
3 8
4 16
5 128
6 2
7 8

system verilog与C语言的接口(包含使用方法以及实例)的更多相关文章

  1. system verilog中的跳转操作

    在verilog中,使用disable声明来从执行流程中的某一点跳转到另一点.特别地,disable声明使执行流程跳转到标注名字的声明组末尾,或者一个任务的末尾. verilog中的disable命令 ...

  2. system verilog的一些总结(从其他博客复制来的)

    转载自 http://blog.sina.com.cn/s/blog_e7fec2630101f5t9.html SystemVerilog是一种硬件描述和验证语言(HDVL),它基于IEEE 136 ...

  3. 【转】uvm 与 system verilog的理解

    http://www.cnblogs.com/loves6036/p/5779691.html 数字芯片和FPGA的验证.主要是其中的功能仿真和时序仿真. 验证中通常要搭建一个完整的测试平台和写所需要 ...

  4. (转)新手学习System Verilog & UVM指南

    从刚接触System Verilog以及后来的VMM,OVM,UVM已经有很多年了,随着电子工业的逐步发展,国内对验证人才的需求也会急剧增加,这从各大招聘网站贴出的职位上也可以看出来,不少朋友可能想尽 ...

  5. [转]System Verilog的概念以及与verilog的对比

    原文地址: http://blog.csdn.net/gtatcs/article/details/8970489 SystemVerilog语言简介 SystemVerilog是一种硬件描述和验证语 ...

  6. System Verilog的概念以及与verilog的对比

    以下内容源自:http://blog.csdn.net/gtatcs/article/details/8970489 SystemVerilog语言简介 SystemVerilog是一种硬件描述和验证 ...

  7. FPGA小白学习之路(1) System Verilog的概念以及与verilog的对比(转)

    转自CSDN:http://blog.csdn.net/gtatcs/article/details/8970489 SystemVerilog语言简介 SystemVerilog是一种硬件描述和验证 ...

  8. Go语言 6 结构体、方法和接口

    文章由作者马志国在博客园的原创,若转载请于明显处标记出处:http://www.cnblogs.com/mazg/ Go学习群:415660935 结构体(struct)是由一系列具有相同类型或不同类 ...

  9. System Verilog基础(一)

    学习文本值和基本数据类型的笔记. 1.常量(Literal Value) 1.1.整型常量 例如:8‘b0 32'd0 '0 '1 'x 'z 省略位宽则意味着全位宽都被赋值. 例如: :] sig1 ...

  10. Go语言的接口与反射

    美女图片没啥用,就是为了好看 本文还在完善中... go总体而言是一门比较好入门的语言,许多特性都很精简易懂,但是接口与反射除外.他们真的让人头疼,不知道是自身资质问题还是怎么着,总是觉得很多书上写的 ...

随机推荐

  1. PG统计信息和系统表

    一.PG统计信息概述 pg的统计信息主要分为两种: 第一类统计信息是是负载指标"统计信息"(Monitoring stats),通过stat collector进程进行实时采集更新 ...

  2. python编辑excel表格文件的简单方法练习

    一.创建一个Excel文件from openpyxl import Workbook #需要用到openpyxl模块来操作Excel文件.openpyxl需要先安装.#实例化对象wb = Workbo ...

  3. MyBatis-Plus通用Iservice 方法详解

    public interface IService<T> { /** * 默认批次提交数量 */ int DEFAULT_BATCH_SIZE = 1000; /** * 插入一条记录(选 ...

  4. 第一天 python环境变量安装(2.7)

    一.什么是python Python 是一个高层次的结合了解释性.编译性.互动性和面向对象的脚本语言. Python 的设计简单,易学,免费,开源,面向对象,可拓展性 Python 是一种解释型语言: ...

  5. PTA---求月天数

    最近做了几次模拟考试,对于求月天数这个题目有了更深一点的理解. 这个题的题目基本就是让用户输入年份和月份,给出该月有多少天. 对于这个题,首先就要考虑年份的问题,因为闰年和非闰年在二月是有一点不同的, ...

  6. git 的提交与合并

    1,创建远程仓库   不论是用命令行还是码云之类的都可以 2,git clone url   这是将远程仓库库提交到本地 3, git checkout -b dev   创建dev分支并切换到dev ...

  7. Java面向对象之创建对象内存分析

    创建对象内存分析 代码 内存分析 属性 属性:字段Field 成员变量 默认初始化: 1.数字: 0 0.0 2.char: u0000 3.boolean:false 4.引用数据类型:null 5 ...

  8. IIS 安装AspNetCoreModule托管模块

    IIS安装AspNetCoreModule托管模块 进入下载地址,选在对应的版本搜索 ASP.NET Core Module 下载x32或x64即可 下载地址: https://dotnet.micr ...

  9. python + unittest + request + parameterized 参数化遇到中文名称testcase不显示的问题

    最近使用python+unittest+request+parameterized做接口测试,然后在利用parameterized做参数化时,发现测试用例的中文名称,感觉很奇怪,于是跟踪了parame ...

  10. pure-ftpd(源码编译)中文编码问题

    1.由于版本问题,该软件有些版本不能编译--with-rfc2640选项.解决办法为换成相应低一点的版本 tar -xf pure-ftpd-1.0.42.tar.gz cd pure-ftpd-1. ...