verilog task1

问题描述：

　　设计中需要重复多次施加一种激励，每一次激励的施加过程，都可以划分为4个部分，如图所示。

　　每一次施加的激励只有第二部分的数据有变化（数据格式无变化）。所以顶层的Testbench代码如下：

 reg [:]    j;
     task bian_chen;
         begin
             for(j=;j<=;j=j+)begin
                 initial_task();
                 send_weiliu(j);
                 latch_weiliu();
                 shaolu();
             end
         end
     endtask

　　第二部分中有90位数据需要发送，首先申明变量存储数据，如下所述：

1     reg [:] TDI_REG [:];
     initial begin
         $readmemb("weiliu.dat",TDI_REG);
     end

　　第二部分数据发送的具体实现，如下所示：

  task send_weiliu;
         input [:] num;
         begin
             fork
                 TCK_gen();
                 TDI_weiliu(num);
             join
         end
     endtask

     task TCK_gen;
     begin
         TCK = 'b0;
         repeat() # TCK = ~TCK;
         # TCK = 'b0;
     end
     endtask

     reg [:] i;
     task TDI_weiliu;
         input [:] n;
         begin
             for(i=;i>=;i=i-)begin
                 @(negedge TCK);
                 TDI = TDI_REG[n][i];
             end
         end
     endtask

说明：

　　1）位流数据在时钟上升沿被采样进入编程链寄存器中，所以需要在时钟下降沿处产生好要发送的数据。（见代码24行25行。）

　　2）由于编程链是按照D01到D90的顺序串接的，所以最高的D90的位流数据应该最先发送。

　　3）由于数据先要在下降沿产生，再在下一个上升沿到来时被采样，所以产生的TCK的数目为182，而非180。同时在TCK的第一次上升延处，由于TDI数据是无效的（还没产生），所以位流文件也要额外的附加一位，位流文件是91位，最高位第91位时无效的。下面通过一个简单时序波形理解这种情形。如下图：

　　　　　　　　　　　　　　　　　　　　图2-1

图2-1中，要发送8位数据D8-D1，TCK信号需要翻转2x8+2=18次，第一个上升沿发送无效数据，第一个下降沿处，产生数据D8。

仿真结果：

上图所示，为多28次数据发送过程的仿真波形图。

上图所示，为多每一次数据发送过程的仿真波形图。

总结：

1.用verilog 写Testbench时，本文介绍的，数据的发送过程中TDI、TCk的产生方式值得借鉴。如在模拟键盘的时钟与数据时可以用到。

　　fork
　　　　TCK_gen();
　　　　TDI_weiliu(num);
　　 join

2.熟悉了for 循环处理重复性工作的用法，特别是语法。