如何编写makefile

一：Makefile介绍：

Makefile是为自动化编译而生。我们写好makefile文件后，只需要一个make命令，就可以完成整个项目的编译工作，大大提高了开发效率。

也许刚开始学习编程时，你不会感觉到makefile的重要性。比如，你在linux环境下编写了一个叫hello.c的程序，然后通过输入：

gcc hello.c -o hello便生成名为hello可执行文件。

随着我们编写的程序规模越来越大，你会发现用这种纯手工的做法去编译程序，是极其低效的。那么我们看看，如何通过编写makefile文件让程序的编译变得高效、自动化吧！

二：makefile编写规则

Makefile文件的作用是告诉make命令，如何去编译、链接程序。为了使make命令能够正确的解析我们的makefile文件，我们必须按照一定的规则来编写makefile。

目标：

以c程序为例，编写好makefile文件后，我们要达到的效果如下：

1.如果这个工程没有编译过，那么我们的所有C文件都要编译并被链接。
2.如果这个工程的某几个C文件被修改，那么我们只编译被修改的C文件，并链接目标程序。
3.如果这个工程的头文件被改变了，那么我们需要编译引用了这几个头文件的C文件，并链接目标程序。

总则：

Makefile文件中的规则格式如下：

target ... : prerequisites ...

command

...

...

其中

target为目标文件。目标文件类型可以是.o文件、可执行文件、标签等。

prerequisites为生产目标文件所需要的文件。

command为make真正执行的命令。

例如以下两行makefile文字即告诉make程序，让它去执行命令gcc -o hello.c将hello.c和hello.h编译得到hello可执行文件。

hello : hello.c hello.h

gcc -o hello.c

实例1：一个完整的makefile文件

以GNU的make使用手册给出的示例为例。

假设你有一个工程，里面包含3个头文件盒8个c源文件。那么我们的makefile可以编写成如下这样：

edit : main.o kbd.o command.o display.o /

insert.o search.o files.o utils.o

cc -o edit main.o kbd.o command.o display.o /

insert.o search.o files.o utils.o

main.o : main.c defs.h

cc -c main.c

kbd.o : kbd.c defs.h command.h

cc -c kbd.c

command.o : command.c defs.h command.h

cc -c command.c

display.o : display.c defs.h buffer.h

cc -c display.c

insert.o : insert.c defs.h buffer.h

cc -c insert.c

search.o : search.c defs.h buffer.h

cc -c search.c

files.o : files.c defs.h buffer.h command.h

cc -c files.c

utils.o : utils.c defs.h

cc -c utils.c

clean :

rm edit main.o kbd.o command.o display.o /

insert.o search.o files.o utils.o

将以上代码保存为文件名为makefile或者Makefile。并置于项目所在的目录下。

在上面的makefile文件中，edit 和clean 值得注意，其中edit 为我们的终极目标，即我们最终想得到的可执行文件，而clean则是一个标签。

默认情况下，我们在shell输入make，如果程序无错误的话，就会得到一个可执行文件edit。Make命令的具体工作流程如下：

1、make在当前目录下找名字叫“Makefile”或“makefile”的文件。
2、如果找到，它会找文件中的第一个目标文件（target），在上面的例子中，他会找到“edit”这个文件，并把这个文件作为最终的目标文件。
3、如果edit文件不存在，或是edit所依赖的后面的 .o 文件的文件修改时间要比edit这个文件新，那么，他就会执行后面所定义的命令来生成edit这个文件。
4、如果edit所依赖的.o文件也不存在，那么make会在当前文件中找目标为.o文件的依赖性，如果找到则再根据那一个规则生成.o文件。（这有点像一个堆栈的过程）
5、当然，你的C文件和H文件是存在的啦，于是make会生成 .o 文件，然后再用 .o 文件生命make的终极任务，也就是执行文件edit了。

以上就是整个make的依赖性，make会一层又一层地去找文件的依赖关系，直到最终编译出第一个目标文件。在找寻的过程中，如果出现错误，比如最后被依赖的文件找不到，那么make就会直接退出，并报错，而对于所定义的命令的错误，或是编译不成功，make根本不理。make只管文件的依赖性，即，如果在我找了依赖关系之后，冒号后面的文件还是不在，那么对不起，我就不工作啦。

如果需要清除编译过程中生成的文件，输入make clean命令即可，此命令会执行clean标签后面的代码，完成删除操作，以便重新编译。

在我们编程过程中，如果这个工程已被编译过了，当我们修改了其中一个源文件，比如file.c，那么根据我们的依赖性，我们的目标file.o会被重编译（也就是在这个依性关系后面所定义的命令），于是file.o的文件也是最新的啦，于是file.o的文件修改时间要比edit要新，所以edit也会被重新链接了。

而如果我们改变了“command.h”，那么，kdb.o、command.o和files.o都会被重编译，并且，edit会被重新链接。

实例2：在makefile中使用变量

先来看看实例1中的前面几行代码：

edit : main.o kbd.o command.o display.o /

insert.o search.o files.o utils.o

cc -o edit main.o kbd.o command.o display.o /

insert.o search.o files.o utils.o

我们可以看到[.o]文件的字符串被重复了两次，如果我们的工程需要加入一个新的[.o]文件，那么我们需要在两个地方加（应该是三个地方，还有一个地方在clean中）。当然，我们的makefile并不复杂，所以在两个地方加也不累，但如果makefile变得复杂，那么我们就有可能会忘掉一个需要加入的地方，而导致编译失败。所以，为了makefile的易维护，在makefile中我们可以使用变量。makefile的变量也就是一个字符串，理解成C语言中的宏可能会更好。
比如，我们声明一个变量，叫objects, OBJECTS, objs, OBJS, obj, 或是 OBJ，反正不管什么啦，只要能够表示obj文件就行了。我们在makefile一开始就这样定义：

objects = main.o kbd.o command.o display.o /

insert.o search.o files.o utils.o

于是，我们就可以很方便地在我们的makefile中以“$(objects)”的方式来使用这个变量了，于是我们的改良版makefile就变成下面这个样子：

objects = main.o kbd.o command.o display.o /

insert.o search.o files.o utils.o

edit : $(objects)

cc -o edit $(objects)

main.o : main.c defs.h

cc -c main.c

kbd.o : kbd.c defs.h command.h

cc -c kbd.c

command.o : command.c defs.h command.h

cc -c command.c

display.o : display.c defs.h buffer.h

cc -c display.c

insert.o : insert.c defs.h buffer.h

cc -c insert.c

search.o : search.c defs.h buffer.h

cc -c search.c

files.o : files.c defs.h buffer.h command.h

cc -c files.c

utils.o : utils.c defs.h

cc -c utils.c

clean :

rm edit $(objects)

引入变量以后，如果有新的 .o 文件加入，我们只需简单地修改一下 objects 变量就可以了。

实例3：利用make的自动推导

GNU的make可以自动推导文件以及文件依赖关系后面的命令，于是我们就没必要去在每一个[.o]文件后都写上类似的命令，因为，我们的make会自动识别，并自己推导命令。
例如，make只要看到一个[.o]文件，它就会自动的把[.c]文件加在依赖关系中，如果make找到一个hello.o，那么make就会推断hello.c为hello.o的依赖文件，并且进一步的， cc -c hello.c 也会被make推导出来，于是，我们的makefile可以更加精简成如下：

objects = main.o kbd.o command.o display.o /

insert.o search.o files.o utils.o

edit : $(objects)

cc -o edit $(objects)

$(objects) : defs.h

kbd.o command.o files.o : command.h

display.o insert.o search.o files.o : buffer.h

.PHONY : clean

clean :

-rm edit $(objects)  

上面文件内容中，“.PHONY”表示clean是个伪目标文件。一般每个makefile文件中都会写一个清空目标文件的（.o和执行文件）的规则，这不仅便于重编译，也很利于保持文件的清洁。

rm命令前面加了一个小减号的意思就是，如果某些文件出现问题，不要管它，继续做后面的事。同时需要注意，clean的规则不要放在文件的开头，否则，这就会变成make的默认目标，相信谁也不愿意这样。不成文的规矩是——“clean从来都是放在文件的最后”。

以上为makefile的基础，掌握以上内容，你就基本能编写一般的makefile文件了。

三、makefile进阶

如果你跟雷军一样，“还是不满意”，想了解更多关于makefile的知识，可以阅读此文：

http://blog.csdn.net/ce123_zhouwei/article/details/6823259

http://www.iteye.com/topic/774919