verilog中参数传递与参数定义中#的作用（二）

一、module内部有效的定义

用parameter来定义一个标志符代表一个常量，称作符号常量，他可以提高程序的可读性和可维护性。parameter是参数型数据的关键字，在每一个赋值语句的右边都必须是一个常数表达式。即该表达式只能包含数字或先前已经定义的参数。

parameter     msb=7;                 //定义参数msb=7

parameter     r=5.7;                   //定义r为一个实型参数5.7

parameter     byte_size=8,byte_msb=byte_size-1;        //利用常数表达式赋值

参数型常量经常用于定义延迟时间和变量宽度。在模块和实例引用时，可以通过参数传递改变在被引用模块或实例中已经定义的参数。

 module exam_prj
     #(parameter WIDTH=)
     //端口内的参数只能在这使用
     (
         input [WIDTH-:] dataa,//[WIDTH-1:0]
         input [WIDTH-:] datab,

         output reg [WIDTH:] result
     );

 parameter Conuter_Top = 4'd9;//用于代码部分的参数
//代码部分省略

   这里出现的两个参数parameter，第一个表示只在端口设置时使用，后面的是对于模块内部的使用。

二、参数传递

传递的方法：
1、module_name #( parameter1, parameter2) inst_name( port_map);

 module adder_16(sum,a,b);
   parameter time_delay=,time_count=;
             ......
 endmodule
 module top;
   wire[:] a1,b1;
   wire[:] a2,b2,sum1;
   wire[:] sum2;
   adder_16  #(,)  AD1(sum1,a1,b1);//time_delay=4,time_count=8
 endmodule

2、module_name #( .parameter_name(para_value), .parameter_name(para_value)) inst_name (port map);

 //module exam_prj_tb;

     exam_prj//---------
             #(
                 .WIDTH(),
                 .Conuter_Top('d5)
             )
             exam_prj_inst//------*注意例化时的名字在这个位置*
             (
                 .dataa(dataa),
                 .datab(datab),

                 .result(sum)
             );

3、在多层次的模块中，改变参数需要使用defparam命令。     defparam   Test.T.B1.P=2；         //Test、T、B1分别是高层模块中的底层模块实例。

参数需要写绝对路径来指定。

三、子模块调用子模块

 module Sub_Sub_Modu;
 parameter W1=;
 ...

 endmodule

 module Sub_modu;
 parameter W=;
 ...
 Sub_Sub_Modu  #(W) ( );
 ...
 endmodue

 module Main_Modu ;
 ...
 Sub_Modu #() ;  //这样W和W1都是16位
 ..
 endmodue