FPGA对DC-DC精度的要求不断提升

FPGA厂商不断采用更先进的工艺来降低器件功耗,提高性能,同时FPGA对供电电源的精度要求也越加苛刻,电压必须维持在非常严格的容限内,如果供电电压范围超出了规范的要求,就有会影响到FPGA的可靠性,甚至导致FPGA失效。

无论是Intel (Altera)FPGA还是Xilinx FPGA均在数据手册中明确提出了电源精度要求,其中要求最高的是内核和高速收发器的供电。举例来看,Intel公司的Cyclone V、Cyclone 10 GX、Arria10、Stratix 10的电源精度要求在±30mV以内。

Arria10的core和transceiver数据手册上的供电要求(±30mV):

Stratix10的core和transceiver数据手册上的供电要求(±30mV):

如果Stratix10需要支持26.6G transceiver时,收发器供电精度要求 ±20mV以内:

Xilinx公司的Artix 7、Kintex7、Virtex 7等器件电源精度要求也是在±30mV以内,KU+、VU+器件要求电源精度必须达到±22mV以内。

Kintek Ultrascale+的core和transceiver数据手册上的供电要求(±22mV):

由此可见,新一代FPGA的供电精度都在±20-30mv左右,已经是单板中对电源精度要求最为苛刻的器件之一了。

由于输出精度都是理论计算值,并没有考虑单板PCB布线和其他外部设备引入的干扰和误差,因此实际设计产品时,电源输出精度不但必须符合数据手册中的要求,还必须预留一定的余量,通常设计中,我们还会保留50%-100%余量,以保证系统长期可靠工作。


电源的稳态直流精度及计算方法

供电电源的稳态直流精度主要取决于两个因素:电压调整精度和输出电压纹波。这里有一个误区,很多工程师只通过DC-DC数据手册上的电压输出精度来判断器件是否符合要求,其实这是不正确的。 首先很多DC-DC需要外部反馈电阻来决定最终的输出电压,数据手册上的电压调整精度是指芯片本身的输出精度,并没有计算反馈电路引入的偏差。其次,器件数据手册上的电压输出精度并不包含输出电压纹波,必须将两者叠加计算才能得到正确的直流稳态精度。

正确的电源稳态直流精度的计算公式如下:

电源直流稳态精度 =器件输出精度(这里要求全温度,全负载时的精度,很多器件手册只给出典型值,因此要小心)+ ½ 纹波 + 外部反馈电阻精度引入的误差。


高精度电源对减低FPGA功耗的作用

除了电源精度影响整个系统的稳定性和可靠性,更高精度的电源还可以帮助我们降低系统功耗。

我们举一个例子,一个FPGA推荐的典型工作电压为0.85V,最高工作电压为0.88V,最低工作电压为0.82V, 假设供电DC-DC实际稳态直流精度是±30mV ,那么DC-DC必须正好工作在0.85V,如果电压更低,就会低于FPGA对电压下限的要求。

文章参考 来源:骏龙ALTERA社区


版权所有权归卿萃科技 杭州FPGA事业部,转载请注明出处

作者:杭州卿萃科技ALIFPGA

原文地址:杭州卿萃科技FPGA极客空间 微信公众号

扫描二维码关注杭州卿萃科技FPGA极客空间


关于FPGA电源精度要求的更多相关文章

  1. 使用Intel的FPGA电源设计FPGA 供电的常用反馈电阻阻值

    使用Intel的FPGA电源设计FPGA 供电的常用反馈电阻阻值. 当前仅总结使用EN5339芯片的方案 Vout = Ra*0.6/Rb + 0.6 芯片手册推荐Ra取348K,则 3.3V时,取R ...

  2. FPGA电源设计

    LDO(低压差线性稳压器),FPGA需要3.3V.2.5V和1.2V,可选用凌力尔特LINEAR:LT1083/84/85,低压差正压可调稳压器. 应用电路如图所示: 输入端加10UF电解电容,输出端 ...

  3. 【转】分享II→IV FPGA本人的几个版本电源模块设计的方案

    很多人问我FPGA的电源怎么怎么着,当然也有人瞎忽悠乱设计,当然我的设计也不是很完美...这里把我当年第一次设计FPGA,到现在的电源方案,几个演变.分析的过程,给大家讲讲... (1)FPGA电源方 ...

  4. FPGA设计中的电源管理(转载)

    过去,FPGA设计者主要关心时序和面积使用率问题.但随着FPGA不断取代ASSP和ASIC器件,设计者们现正期望能够开发低功耗设计,在设计流程早期就能对功耗进行正确估算,以及管理和对与FPGA相关的各 ...

  5. FPGA的引脚VCCINT 、VCCIO VCCA

    首先是看到FPGA在配置的时候有三种不同的电VCCINT .VCCIO VCCA,于是就查了下有什么不同: FPGA一般会有许多引脚,那它们都有什么用呢? VCCINT为施加于 FPGA 内核逻辑的电 ...

  6. 关于FPGA的一些小见解

    Xilinx FPGA配置bit流文件 Xilinx FPGA的供电是采用USB作为电源,使用Verilog HDL或VHDL实现的逻辑电路通过Xilinx的综合工具生成bit流文件,通过Digile ...

  7. FPGA噪声干扰

    在FPGA高速AD采集设计中,PCB布线差会产生干扰.今天小编为大家介绍一些布线解决方案. 1.信号线的等长 以SDRAM或者DDRII为例,数据线,命令线,地址线以及时钟线最好等长,误差不要超过50 ...

  8. 通俗讲解MOSFET

    一位工程师曾经对我讲,他从来不看MOSFET数据表的第一页,因为“实用”的信息只在第二页以后才出现.事实上,MOSFET数据表上的每一页都包含有对设计者非常有价值的信息.但人们不是总能搞得清楚该如何解 ...

  9. SDRAM 学习笔记(一)

    前面几篇博客已经讲到了关于0V7725的相关驱动问题,那么OV7725驱动成功之后,设定OV7725输出RGB565格式,那么对于640x480x16,那么若是选用FIFO,应该设置为位宽16bit, ...

随机推荐

  1. grunt-init 默认模板目录更正

    grunt-init是依赖grunt项目管理的脚手架工具,各种优点无须赘述,默认的template路径的作用:可以把自定义或其他模板放置其中,应用的时候直接调用模板名,不用每次寻找路径: 在安装gru ...

  2. jquery中ajax跨域的写法

    由于JS同源策略的影响,因此js只能访问同域名下的文档.因此要实现跨域,一般有以下几个方法: 一.处理跨域的方式: 1.代理 2.XHR2 HTML5中提供的XMLHTTPREQUEST Level2 ...

  3. n阶魔方阵(奇数阵)的输出

    需求 要求输出1~n²的自然数构成的魔方阵. STEP 1 什么是魔方阵? 魔方阵,古代又称“纵横图”,是指组成元素为自然数1.2…n2的平方的n×n的方阵,其中每个元素值都不相等,且每行.每列以及主 ...

  4. ETL学习整理 PostgreSQL

    ETL分别是“Extract”.“ Transform” .“Load”三个单词的首字母缩写也就是“抽取”.“转换”.“装载”,但我们日常往往简称其为数据抽取. ETL是BI/DW(商务智能/数据仓库 ...

  5. jQuery 选项卡 CleverTabs

    CleverTabs是一款jQuery插件,所需jQuery版本:1.6.1,jQuery UI样式版本:1.8.13:其功能为创建jQuery UI风格的Tab用于显示iframe. 本示例中符加了 ...

  6. (转)Pig 重写加载函数和存储函数UDF

    pig自带的pigstorage不能指定行分隔符,所以自己重写了一个简单的UDF类,可以指定列和行的分隔符,之前研究过的简单的, http://blog.csdn.net/ruishenh/artic ...

  7. 《利用Python进行数据分析》笔记---第2章--来自bit.ly的1.usa.gov数据

    写在前面的话: 实例中的所有数据都是在GitHub上下载的,打包下载即可. 地址是:http://github.com/pydata/pydata-book 还有一定要说明的: 我使用的是Python ...

  8. ansible资料

    ansible系列教程-强烈推荐看完 ansible官方编写的例子 ansible_ui Jenkins配置ansible galaxy 官方文档 中文教程1 中文教程2 playbook进阶 YAM ...

  9. [Linux] 虚拟环境的配置和使用 virtualenv

    1.安装 sudo apt-get install python-virtualenv 2.使用 创建虚拟环境: virtualenv [虚拟环境名称] 例如: virtualenv env_test ...

  10. Pandas库常用函数和操作

    1. DataFrame 处理缺失值  dropna() df2.dropna(axis=0, how='any', subset=[u'ToC'], inplace=True) 把在ToC列有缺失值 ...