模拟集成电路设计系列博客——2.2.1 折叠Cascode放大器的基本结构

2.2.1 折叠Cascode放大器的基本结构

许多现代CMOS集成电路放大器设计仅用于驱动容性负载。由于驱动的是容性负载，放大器并不需要通过一个电压缓冲器来获得较低的输出阻抗。因此相比那些必须要驱动阻性负载的放大器，更可能获得更快的速度和更大的信号摆幅。而这些增长仅仅需要通过在驱动阻性负载的放大器的输出级有一个高输出阻抗的节点即可。从放大器的其他节点看进入的导纳都在晶体管跨导的量级，因此其阻抗相对低，从而使得放大器的速度可以最大化。需要被注意的是，这些低阻抗节点导致在除了输出节点以外的其他节点上，电压信号都是衰减的。然而在这些晶体管中的电流信号却很大。在这些放大器上，我们可以看到补偿通常通过负载电容来实现。因此随着负载电容变得更大，放大器一般会变得更加稳定，但同时也变得更慢。这些现代放大器的一个最重要的参数是他们的跨导值（级输出电流与输入电压之比）。因此一些设计这将这些放大器称为跨导放大器，级所谓的Operational Transconductance Amplifiers (OTAs)。一个简单的一阶OTA的小信号模型如下图所示。放大器的跨导为\(G_{ma}\)，因此其频率响应由\(G_{ma}Z_L\)给出。

需要注意的是反馈一般会大大减少放大器电路的输出阻抗。因此尽管OTA本身有着很高的输出阻抗，但是整个反馈电路的输出阻抗会低很多，使得有时也可以使用OTA来驱动阻性负载，只要负载电阻合适。

一个放大器有着高输出阻抗的例子时折叠Cascode放大器，如下图所示，该设计采用差分输入单端输出。注意电路中的所有电流镜采用宽摆幅Cascode电流镜结构，时钟这种电流镜可以比普通电流镜带来更高的输出阻抗，从而最大化放大器的增益。

折叠放大器的基本思想时对输入差分对应用cascode晶体管，但是使用的晶体管的极性与输入管相反。例如差分对晶体管由n管的\(Q_1\)和\(Q_2\)组成，那么cascode晶体管\(Q_5\)和\(Q_6\)就应该是p管。这种相对极性的晶体管使得单增益级放大器的输出和输入信号取在相同的偏压。需要被注意的是尽管折叠Cascode放大器是一个单极放大器，其增益仍然非常可观，可以达到700到3000.能够达到如此高的增益是因为其增益是输入跨导和输出阻抗之积，而由于Cascode技术，其输出阻抗非常高。在晶体管本征增益比较低的工艺中，还可以使用增益放大器来驱动Cascode晶体管的栅极来扩大增益。

差分到单端的转换是通过\(Q_7\)，\(Q_8\)，\(Q_9\)，\(Q_{10}\)组成的宽摆幅电流镜实现的。在差分输出设计中，则会被替换成两个宽摆幅Cascode电流沉，并需要添加一个共模反馈。需要注意的是，这幅图中的偏置网络进行了简化以避免在展示基本结构时不涉及太多不必要的复杂度。在实际实现中，\(Q_{11}\)和\(I_{bias1}\)可能会被替换成固定跨导偏置网络。在这个情况下\(V_{B1}\)和\(V_{B2}\)将被连接到\(V_{casc-p}\)和\(V_{casc-n}\)，从而最大化输出电压摆幅。

在这个折叠放大器中可以看到\(Q_{12}\)和\(Q_{13}\)这两个额外的晶体管，这两个晶体管有两个目的，一个是增大放大器的摆率，另一个更重要的作用是在输出受到摆率限制时，这些晶体管阻止\(Q_1\)和\(Q_2\)的漏极电压发生大的瞬变，从小信号电压变得靠近于电源电压。因此引入\(Q_{12}\)和\(Q_{13}\)可以让放大器在跟随摆率的状态下更快的恢复。

补偿是通过负载电容\(C_L\)实现的，以进行主极点补偿。在负载电容非常小的应用中，需要增加额外的补偿电容于负载并联来增大稳定性。如果需要超前补偿，可以将一个电阻与\(C_L\)串联。尽管超前补偿在一些应用中可能无法使用，比如补偿电容基本都是由负载电容提供的情况，但实际上这比许多设计师认为的要更加常用（实际上经常可以在负载电容前加一个串联电阻）。

输入差分对晶体管的偏置电流等于\(I_{bias2}/2\)。两根p管\(Q_5\)，\(Q_6\)，以及输出求和电流镜的偏置电流都应该等于\(Q_3\)或者\(Q_4\)的漏极电流减去\(I_{bias2}/2\)。这个漏极电流由\((W/L)_3\)或\((W/L)_4\)与\((W/L)_{11}\)之比来决定。由于Cascode晶体管的偏置电流从一个电流减中得出，因此为了精确取得这个偏置电流，\(I_{bias1}\)和\(I_{bias2}\)都需要从一个单独的偏置网络中取得。此外用于产生这些偏置电流的电流镜都应该由单位尺寸的晶体管并联实现。这种方式可以消除由于晶体管宽度不同所导致的二阶效应从而产生的不精确。