Lower Power with CPF(四)

CPF从Front-end到Back-end(RTL--GDSII)的整个流程:

1)Creating a CPF file：来在前端就建立lower power的规范。

2)检查CPF文件的正确性，用形式验证工具检查一些实现上有没有问题，比如missing isolation or level shifter。

3)做RTL verification with cpf：比如在PSO中，需要确认系统可以正确的关闭，再重新start。此时corresponding control signal并不会连接

到design中，这些动作主要靠simulator根据cpf来完成。state retention和isolation都是virtual。

4)Synthesis：插入lower-power cells in the netlist。但是Power switches不会，这个是在P&R中来做。

5)Structural Checks：包括两部分，一是Lower-Power verification,检查always-on cells, isolation, retention等都正确。另一是logical

equivalency,比较netlist与RTL和CPF的一致性。

6)Power-Aware Test：保证design的testablity, 可以包含到level shifter, state retention,等同时要减小test时的功耗。(不了解，不展开)

7)Implementation：布局布线工具读取netlist和CPF，可以自动提取出关于power的信息，power domain,power nets等。同时工具可以完成

Automatic power switch insertion, Power domain-aware placement and optimazation, Power-aware CTS,

Multimode, Multicorner analysis, Power and SI-aware timing analysis, dynamic power analysis。

具体的Lower Power实现参见书目：A Practical Guide to Lower-Power Design User Experience with CPF