read IEEE standard for verilog(3)

read IEEE std for verilog

1、阅读准备

在阅读的第二部分读到了lexical conventions，这次计划读一节。也就是把lexical conventions读完。

2、阅读内容

3.1 Lexical tokens
Verilog HDL source text files shall be a stream of lexical tokens. A lexical token shall consist of one or more
characters. The layout of tokens in a source file shall be free format; that is, spaces and newlines shall not be
syntactically significant other than being token separators, except for escaped identifiers (see 3.7.1).

这部分说明了词条以分隔符号为标准区分。

3.2 White space
White space shall contain the characters for spaces, tabs, newlines, and formfeeds. These characters shall be
ignored except when they serve to separate other lexical tokens. However, blanks and tabs shall be
considered significant characters in strings (see 3.6).

这部分是无作用字符的作用。

后面的基本上也是采用这种格式一步步地描述某些规范。这里就不再多说。

现在的问题是如何得到自己想要的信息。

这里需要找到信息所在的目录，通过目录查找。为了方便，大致地区分一下比较重要章节的作用。

4、data types：数据类型

5、Expression：声明

6、Assignments：赋值

7、gate and switch-level modeling：门级和开关级模块，也就是原语

这四个部分是verilog实现电路描述的基本。后面的则更多的是拓展。

找到了主目录，还可以在里面寻找小目录，最后定位到所需的知识。

3、阅读结果

初步的理解了语法书的结构，为接下来的学习打下了一定的基础。后续的使用则是在verilog实际使用中进行。一直看语法也没有啥用。