AMD移动FP5平台时序解释

好文章推荐：https://wenku.baidu.com/view/199379576137ee06eef91828.html

AMD（FP5封装）时序全解。

由于刚开始接触AMD移动平台，难免有错误；如有错误请指出共同进步。

配置如下:

APU:FP5 Processor

EC: ITE5570

CorePMU:RT3662AC
一、基本知识概括

1、IC pin脚信号解释

（1）一般OK是外部信号(对于IC来说是Input）；PG是IC发出的（对于IC来说是Output）；

AMD开机：EN----》Boot VID固定设置（此时电压soft-start到VID电压值）-->PGOOD输出(达到vid设定电压后）------》

CPU(可以外部电路设计）---------》PWROK(CPU返回通知电源ic的能待SVID命令）------》SVI2接口解码--------动态输出电压

------》当VID电压又达到boot VID设置电压。

AMD关机:EN_LOW-------->PGOOD立即拉低------》output voltages enter soft-shutdown

2、SVID技术的本质

3、AMD单双桥主板

现在北桥的功能基本都分别整合到CPU和南桥里了

（1）单桥就是指CPU和北桥整合在一起，外带南桥；

（2）双桥就是指CPU、北桥、南桥都分别独立在主板上；

（3）我们这个AMD的APU是指CPU北桥南桥都整合在一起，低端笔记本。（不属于单双桥）

把VRMPWRGD更名为SYS_PWROK

Sequence：

1.插入3V 电池，通过LDO产生1.5V的VDDBT_RTC_G 给桥的RTC 电路供电

2.插入适配器或电池，经过隔离保护，产生公共点+VDC；

3.接着 产生EC待机供电，待机电压正常后EC给晶振供电产生EC待机时钟（也有免晶振的），待机供电延时产生EC待机复位，EC读取程序配置自身脚位；
（如果EC和BIOS Sharing SPI ROM则是EC复位后开启1.8A电压待EC读取程序配置自身脚位完成后，关闭1.8A。这是因为AMD FP5 APU espi接口只支持1.8V的电平 ‘’）

4.如果EC 检测到适配器，会自动发出EC_ALW_EN信号开启桥的待机供电(VDDIO_33_S,VDDCR_11_S等A电）；

5.当桥的待机电压正常输出后外部电压调节器汇总产生ALW_PWRGD送给EC；

6.之后EC发送RSMRST#通知桥待机电压正常；

7.如果EC 检测不到适配器（电池模式），EC 需要收到开关触发信号后，才会开启桥待机供电，以节省电力；

8.按下开关，EC 收到高-低-高跳变的PWESW信号，延时并送给桥PWRBTN#脚；

9.桥的待机条件正常且收到PWRBTN#信号后，依次拉高SLP_S5#,SLP_S3#；

10.SLP_S5#控制产生内存主供电，SLP_S3#控制产生桥供电（ 二级电压3.3V/5V/1.5V//1.8V/1.1V）CPU 多个供电）；

.或者应EC做时序；SLP_S5#和SLP_S3#（RUN_ON）发给EC,再转出去控制内存供电和桥供电（ 二级电压3.3V/5V/1.5V//1.8V/1.1V）CPU 多个供电）；

11.内存VDDIO电压正常输出后反馈一个VRAM_PWRGD给EC,EC发出RUN_ON产生S0电（non-CORE）；

12.S0（non-CORE）电压产生后，通过外部线路反馈一个ALL_SYS_PWRGD（MAIN_PWROK ）,或者再发出RUN_ON就直接EC内部延迟在发送APU_PWR_EN。

13.CPU供电正常后(此时CPU为固定电压0.8-1.1V带SVID通讯成功后再动态变化）， 最终汇总产生SYS_PWROK给桥PWR_GOOD脚;

14.南桥收到SYS_PWROK和48M 晶振都正常后，产生CLK_P/N时钟，时钟产生大一1ms后；PCH发PWROK（PWROK就是PCH发送给CPU的RESET_L，CPU和南北桥集合成的APU在内部进行不用管）给PMIC的PWROK  pin脚  （同时这个这个引脚也送给EC,作用待定），PMIC芯片收到PWROK后，才启用SVID解码器，开始执行CPU发来的SVID信号，RT3662AC正常解码SVID信号后，Vcore电压稍微下降开始动态变化。

PWROK：是一个输出信号，用于标明内部PLL已经被锁，并且ALL POWER平面已经被激活和system clock产生器的电已经被供电和运行一毫秒。

LDT_PWROK:LDT_PWROK is a power good signal to drive PWROK for reset sequence

15.桥发出PLT_RST#，PCIE_RST#

16.桥发出APU_RST#(LDT_RST#)给CPU

intel：新平台时序信号名称更新：

1、增加了VCCDSW3_3、DPWROK、SLP_SUS#,用于支持深度睡眠，但大部分机器不采用

2、增加了SLP_M#（从ICH8开始就增加了），用于控制ME模块供电，但大部分机器不采用

3、增加了SLP_LAN#,用于控制网卡的供电（跟随SLP_M#的状态）

4、增加了VCCME，给ME模块供电，1.05V（不支持AMT时，VCCME与总线供电是一起的）

5、SLP_M#更名为SLP_A#

6、VCCME更名为VCCASW

7、CPU供电时序推后了,它是在CPU得到PROCPWRGD后，发出SVID控制产生

6、桥发出PWROK的条件：供电正常、PWROK正常、时钟正常、能正确读取BIOS

7、取消了PCIRST#，桥只发出PLTRST#

8、集显供电一般是需要在跑码之后，过了内存才会产生

9、ALL_SYSTEM_PWRGD:由DDR_PWRGD SUS_PWRGD 1.05VPWRGD 1.5V_PWRGD PWR_OK_VGA逻辑相与产生，信号有效时代表所有系统电压电源好

10、CLK_PWRGD:在南桥内存SLP_S3#与VRMPWRGD信号逻辑相与产生CLK_PWRGD至时钟IC，用于开启时钟信号

11、H_CPURST#:北桥收到PLTRST#信号后发出H_CPURST#至CPU

12、把VRMPWRGD更名为SYS_PWROK（VRMPWRGD就是指Vcore电压调节器OK）

13、增加了MEPWROK（ICH时叫CLPWROK）,不支持AMT的时候，MEPWROK会跟PWROK连一起