VCS使用学习笔记（0）——写在前面的话

　　由于毕业设计做的是数字IC相关，虽然不是纯设计，但是也有设计相关。有设计就要有仿真验证，我就趁此机会来学习一下VCS的使用吧。当然，这里只是学习其简单的逻辑仿真功能，从波形仿真到覆盖率等，基本上不涉其他语言（比如systemverilog）和验证方法学（比如UVM），因此算是入门吧。

（其实本来用平常的仿真工具比如FPGA设计套件(比如QII、ISE、Vivado等)、modelsim就可以满足的我需求，不过VCS作为数字IC流程里面重要的仿真验证工具，学习一下也是很有必要的。）

 

本次内容主要有三大模块（具体内容可能不是这样子的）：

　　·Verilog HDL仿真特性的一些知识，verilog仿真器的一些特性；

　　·VCS进行简单的仿真（主要是进行简单的仿真：DVE进行仿真调试）；

　　·VCS进行后处理、代码中插入其他系统函数等等；

　　（内容主要实践为主、理论讲解为辅，在实践中讲解具体命令的用法）

 

本学习笔记主要的参考参考资料：

 　　synopsys vcs workshop相关资料和vcs user guide，EETOP/百度上面一搜一大把；

　　《FPGA深度解析》，樊继明等著，北京航空航天大学出版社出版，买或借；

　　《SoC设计方法与实现》，郭炜等著，电子工业出版社出版，买或借；

　　《数字IC设计——方法、技巧与实践》，唐杉等著，机械工业出版社出版，借吧（因为已经绝版了）；

　　《Verilog HDL程序设计与实践》，云创工作室，人民邮电出版社出版，借吧，因为也绝版了；

　　IEEE 1364标准（IEEE Standard for Verilog Hardware Description Language），百度下载；

　　其他网络资源（比如一些课件），这里就不列出来了。