A New 3-bit Programming Algorithm using SLC-to-TLC Migration for 8MBs High Performance TLC NAND Flash Memory

背景

1.2012年左右的数据
SLC、MLC、TLC闪存芯片的区别：
SLC = Single-Level Cell ，即1bit/cell，速度快寿命长，价格超贵（约MLC 3倍以上的价格），约10万次擦写寿命
MLC = Multi-Level Cell，即2bit/cell，速度一般寿命一般，价格一般，约3000---10000次擦写寿命(2003)
TLC = Trinary-Level Cell，即3bit/cell，也有Flash厂家叫8LC，速度慢寿命短，价格便宜，约500次擦写寿命，目前还没有厂家能做到1000次。(2009)

关于速度：
SLC速度最快，MLC速度比TLC更快。但也有资料显示，MLC是不是比TLC快要看制程的，新制程的TLC比老的MLC快多了，不过寿命的确是MLC要长点。
关于擦写次数：
“TLC芯片”只能写500次并非意味着U盘拔插500次就完蛋了！简单举例，假设一个8G U盘，往里面写入8G，就算一次；清空写入3G，算第二次，在清空写入5G，仍然算第二次；再写入1G，那现在就开始算第三次。
换个角度来理解，假设8G U盘一生只能擦写500次，那么这个U盘一生理论上可以重复装载4000G 文件。而MLC芯片的U盘一生最少都能装载2.4万G到8万G。这就是为什么说TLC芯片的U盘相对短命的原因。
关于TLC：
X3(3-bit-per-cell)架构的TLC芯片技术是MLC和TLC技术的延伸，最早期NAND Flash技术架构是SLC(Single-Level Cell)，原理是在1个存储器储存单元(cell)中存放1位元(bit)的资料，直到MLC(Multi-Level Cell)技术接棒后，架构演进为1个存储器储存单元存放2位元。
2009年TLC架构正式问世，代表1个存储器储存单元可存放3位元，成本进一步大幅降低。
如同上一波SLC技术转MLC技术趋势般，这次也是由NAND Flash大厂东芝(Toshiba)引发战火，之后三星电子(Samsung Electronics)也赶紧加入战局，使得整个TLC技术大量被量产且应用在终端产品上。
TLC芯片虽然储存容量变大，成本低廉许多，但因为效能也大打折扣，因此仅能用在低阶的NAND Flash相关产品上，象是低速快闪记忆卡、小型记忆卡microSD或随身碟等。
象是内嵌世纪液体应用、智能型手机(Smartphone)、固态硬碟(SSD)等技术门槛高，对于NAND Flash效能讲求高速且不出错等应用产品，则一定要使用SLC或MLC芯片。
2010年NAND Flash市场的主要成长驱动力是来自于智能型手机和平板计算机，都必须要使用SLC或MLC芯片，因此这两种芯片都处于缺货状态，而TLC芯片却是持续供过于求，且将整个产业的平均价格往下拉，使得市调机构iSuppli在统计2010年第2季全球NAND Flash产值时，出现罕见的市场规模缩小情况发生，从2010年第1季43亿美元下降至41亿美元，减少6.5%。

2.来源百度百科

(1)SLC 和MLC分别是是Single Layer Cell 单层单元和Multi-Level Cell多层单元的缩写，SLC的特点是成本高、容量小、速度快，而MLC的特点是容量大成本低，但是速度慢。MLC的每个单元是2bit的，相对SLC来说整整多了一倍。不过，由于每个MLC存储单元中存放的资料较多，结构相对复杂，出错的几率会增加，必须进行错误修正，这个动作导致其性能大幅落后于结构简单的SLC闪存。

(2)出错率。在一次读写中SLC只有0或1两种状态，这种技术能提供快速的程序编程与读取，简单点说每Cell就像我们日常生活中使用的开关一样， 只有开和关两种状态，非常稳定，就算其中一个Cell损坏，对整体的性能也不会有影响。在一次读写中MLC有四种状态（以每Cell存取2bit为例）， 这就意味着MLC存储时要更精确地控制每个存储单元的充电电压，读写时就需要更长的充电时间来保证数据的可靠性。它已经不再是简单的开关电路，而是要控制 四种不同的状态，这在产品的出错率方面和稳定性方面有较大要求，而且一旦出现错误，就会导致2倍及以上的数据损坏，所以MLC对制造工艺和控制芯片有着更 高的要求。目前一些MP3主控制芯片已经采用了硬件4bit ECC校验，这样就可以使MLC的出错率和对机器性能的影响减小到最低。

一、摘要

1.作者开发了一种新的3-bit programming algorithm 在20nm以及更大的TCL NAND上。

2.用这种新算法编程的 STC-to-TLC  性能和误码率(BER，bit error rate)提升了 50%，68%，相对传统算法。

3.在21nm 64GbTLC NAND闪存产品，达到了8MB/ s的写入和400MB/ s的读取吞吐量。

二、介绍

1.DDR接口为MLC NAND的提供了完美的读取性能，同时也适合TLC的特征。

2.现在的问题：Increasing cell-to-cell interference as a result of device scaling

3.为了解决 cell-to-cell interference

之前的方法：

a reprogramming algorithm that minimizes the F-poly coupling at the final step program was proposed as shown in Fig.1

存在的问题：

（1）a large buffer in external NAND controller

（2）data loss of power-off

so that it has been very hard to adopt for low cost NAND applications.

三、新方法

（第一段）

1.传统的做法和问题原因+图二

【？】留细看

（第二段）

2.图3展示新算法的基本概念，--加了一块SLC+page buffer

（1）The NAND flash blocks consist of two parts in new program algorithm: buffer blocks and main blocks.

（2）All data written by host should be programmed to SLC buffer blocks prior to main ones

（3）After at least 3 pages of data are programmed in SLC block, TLC program can be started.The data stored in SLC buffer block should be kept until the 3rd step program is finished for the word line in TLC blocks.

（4）Generally, a raw BER(bit error rate) of SLC buffer block is negligible so that it is not necessary to read data out for ECC(error correcting codes).

（5）传统TLC要达到7MB/s 需要更快的TLC程序

三、提升（更快的TLC程序）

1.两种方法提高TLC程序的速度：pre-pulse program and 1-step verif (预脉冲程序和1 - 步骤VERIF)

2.【图3】pre-A2 and pre-A3 pre-B1 pulse.

We implement 5 states and 8 states respectively in the 1st and 2nd step program so that it is minimized adjacent cell-to-cell interference at the 3rd step program as shown in Fig.5(a).

3.一步验证--速度是更重要的因素。