Linux下使用iVerilog进行Verilog开发

一、iVerilog的安装

首先要在Linux中安装iVerilog

这里提供两种方式：

方法一：

sudo apt-get install iverilog

方法二：

1. 下载iVerilog源码

   git clone git://github.com/steveicarus/iverilog.git
   

2. 切换到v11分支

   git checkout v11-branch
   

3. 安装依赖

   sudo apt-get install autoconf gperf flex bison build-essential
   

4. 编译、安装iVerilog和vvp

   sh autoconf.sh
   ./configure
   make
   make install
   

二、使用VSCode插件WaveTrace（个人认为好用且美观）

ps：VSCode使用教程请百度

到这一步其实就已经可以编写Verilog程序并且仿真了，但是不够方便。所以接下来介绍一些VSCode上的插件，来帮助开发。

三、插件安装

Ⅰ. Verilog代码高亮与自动检错

在VSCode中下载

安装完成后，代码就可以高亮显示了

同时，我们可以利用这个插件进行自动检错

在Linux中下载ctags

sudo apt  install universal-ctags

然后找到ctags的安装位置：

使用命令行

whereis ctags

再在VSCode中的Verilog-HDL/SystemVerilog/Bluespec SystemVerilog这个插件中进行设置（点击小齿轮，再点击扩展设置）

找到Ctags的安装路径的填写位置。

将框内填写为你的Ctags安装目录，这样此插件就能找到你的Ctags。

接下来，我们需要在设置里面选择一个合适的Linter，通常选择免费开源的iverilog，它的作用是编译文件，有了它才能实现自动检错。继续在刚才的设置页面找到：

将选项框的none改为iverilog，即此插件使用Verilog对你编写的程序进行语法检测。

完成以上步骤，我们的VSCode在编写Verilog的程序就可以实现自动检错了。

但是会出现以下情况，明明你编写的程序没有语法问题，但是Testbench还是会提示你语法错误，并且没有解决方案。

这是因为自动检测时，VSCode并不知道你的module其实是在另一个文件中。这里给出GitHub上的关于此问题的讨论：讨论链接

此时我们继续在Verilog-HDL/SystemVerilog/Bluespec SystemVerilog这个插件中进行设置

在输入框内添加-i参数

到此为止，我们就完全实现了高亮显示＋自动检错！Congratulations！

Ⅱ.Verilog代码格式化

这一步就比较简单了，在VSCode中下载Verilog Format

你可以在编写完代码后使用CTRL+Shift+~把你的代码格式化，这样会更加的美观（如果你平时编码习惯不好的话，这会让你感叹：原来编码可以这么美！）。

最后说明，此篇文章是参考了参考链接