[原创]迈出NIOS的第一步，HelloNIOS

Altera官方推出NIOS已经很久了，个人感觉C+V代码配合会是后面FPGA使用的一个主流，由C来完成一些对时序要求不高，对功能要求偏高的部分，比如运动控制等；由V来配合时序完成高时序要求的需求以及一些底层的驱动供C来调用，这样的设计结构感觉更加合理有效，也更加适合于一些大型工程。但是有一点不好的就是程序可移植性可能有点差，毕竟使用Eclipse编辑环境（我也不确定，反正个人感觉移植起来有些麻烦）。

好了，本文就开始我们的第一个例程，HelloNIOS。软件语言中经典的HelloWorld在这里变成了HelloNIOS，看起来也很不错。

简介

其实，网络上有关于NIOS的教程已经很多了，本文在此只作为我自己的一个学习使用记录。首先，要用NIOS，你肯定得有相匹配的硬件吧，在这里先来介绍下我自己的硬件环境。

硬件：开发板黑金AX301
软件：QuartusII 13.0sp1，NIOS13.0sp1

最关键的因素就是这些了，开发板很普通，买了后觉得资源有些少了，不过一些简单的开发以及使用NIOS那还是足够了，物尽其用，搞起来。

先说下所参考的一些资料，《NIOS的奇幻漂流》和《NIOS那些事儿》，感觉都是很经典的资料，完全可以用作入门。

Quartus工程建立

这里和普通的硬件Quartus工程建立没有什么区别，在这里就不多说，简要提过。

建立Quartus工程，分配好各部分所在文件夹（这是个人习惯，现在我一般的框架如下图）

其中ipcore用来存放自创建的官方IP核，tcl用于存放tcl引脚文件，verilog用于存放个人编写的V代码。
创建对应的PLL，这里是否创建PLL自行决定，因为我们要用到板上资源SDRAM，其需要100MHz的时钟，而我们的输入是50MHz，所以此处需要一个PLL。
建立完PLL后，我们建立Qsys。Qsys就是之前版本中的SOPC Builder，其主要就是创建一个虚拟SOPC出来。Tools->Qsys可以打开，打开后我们可以看到如下界面。
依次添加NIOS、SYSID、SDRAM、EPCS、JTAG、添加后进行改名连线。改名方法为选中NAME后按“2”或者“R”即可，我一般会将这几部分的名字全部改为大写。其中可能会有部分Warning或者Error出现，下面对一些需要注意的点进行了说明。
- 下图为添加所有部件后的示意图
- 按照一定的规则连线后，可以参考下图形式连线，下方仍然发现了部分如下Error的存在。
- 这里就需要对NIOS核进行一定的设置，双击打来NIOS核，进行如下的设置。设置完成后就可以看到Error消失了。
- 当然这时下方还会出现一些有关于地址线错误的Warning或者Error，这是由于很多部件的地址占用空间相同了，这在右侧可以看出，类似于如下截图。
- 这时可以点击System->Assign Base Address进行地址线的自动分配，这里我有一个习惯就是会把EPCS模块的地址线固定为0x0，从上面连线图也可以看出。
- 以上完成后要注意我们最后一列的中断IRQ，也要记得将他们连起来。
- 之后点击上边标签栏中的Generation进行生成，该页面记得将以下部分勾选。
- 至此，Qsys中的配置部分结束。
在Quartus顶层中添加PLL和Qsys，参考资料上多用原理图的形式进行连接，我一般是使用代码的方式进行连接，这部分就看个人喜好了。使用代码连接可移植性好些但是没有原理图形式直观。
然后编译，将SOF下载到FPGA开发板中。至此，Quartus中的所有工作完毕。

NIOS工程建立

这部分按照参考资料说明书来即可，十分简单，简写如下。

选择一个空间用于存放工程，我一般放于Qsys的目录下
File->New->NIOS II Application and BSP Template
选中Quartus下的sopcinfo文件，然后命名工程，一路Next就行
工程生成后，选中左边的文件夹，右键NIOS II->Generate BSP
生成后，Ctrl+B进行编译
编译完成后，打开Run-Configuation，进行下载配置，Apply，Run
最后就可以等待调试框中的结果了
最后放上成功的结果