前言:之前笔者的试用博文提到安富利这块板子非常适合MicroBlaze开发,同时网上关于MicroBlaze的资料非常少(或含糊不清),没有一篇能完整介绍VIVADO SDK的设计流程,所以笔者带来这篇博文以供参考. 实验平台:Avnet-Artix-7 50T 开发套件/其它硬件也可以EDK:Vivado 2015.2SDK:Xilinx SDK 2015.2 实验内容:创建一个简单的MicroBlaze,实现板上LED流水灯和串口功能. 实验步骤:(一)        EDK部分1.    …

在kbmMW 5.06.20试用笔记中遇到的问题,在这个版本中,基本都解决了.但还是发现修正后存在的小问题及新问题: 1.Resolve返回值错误 当提交的ClientQuery是执行一条sql语句,如Insert,当发生错误时,如主键重复,则Resolve无法返回正确的结果.具体情况就是在客户端显示异常信息. q1.Query.Text:='Insert into t1 (fid,fname) values (''1000'',''aaaa'')'; //q2.Query.Text:='Ins…

1.kbmMWConfiguration自动备份配置文件的问题还没有修正. 下面是以前写过的内容,再一次在新闻组中提出这个问题: kbmMW提供一个强大的配置信息管理对象,前期译过这个对象的介绍,在使用过程中,发现一个问题, 就是TkbmMWCustomConfigurationStorage.BackupMaxCount属性,当设置为0时,也会生成配置信息的备份文件,在最新的kbmMW 5.05.11版本中,每运行一次就生成一个配置文件,对此,修正了代码. 打开单元文件 kbmMWGlobal…

CentOS 7 mini 试用笔记 安装过程中,网卡是默认关闭的,要手动打开. 安装好以后,查看IP地址:# ip addr----------------------1: lo: 本地回环2: eno16777736: 网卡13: eno33554960: 网卡2 设置网卡1的静态IP地址:# vi /etc/sysconfig/network-scripts/ifcfg-eno16777736-----------------------BOOTPROTO=dhcp修改为BOOTPROTO…

今日尝试用python建立一个restful服务. 原文地址:http://www.dreamsyssoft.com/python-scripting-tutorial/create-simple-rest-web-service-with-python.php?/archives/6-Create-a-simple-REST-web-service-with-Python.html Create a simple REST web service with Python This is a q…

这篇博文主要演示"CREATE FILE encountered operating system error 5(Access is denied.)"错误如出现的原因(当然只是导致这个错误出现的一种场景而已)和如何解决这个问题以及一些不解的迷惑.   实验环境: 操作系统版本: Windows Server 2012 SP2 数据库的版本:Microsoft SQL Server 2014 - 12.0.2000.8 如下所示,SQL Server Database Service…

很多FPGA工程师都会遇到timing的问题,如何让FPGA跑到更快的处理频率是永久话题.决定FPGA的timing关键是什么?如何才能跑到更快的频率呢? A. 第一步需要了解FPGA的timing路径: 图1.时序模型 在任何设计中最普通的时序路径有以下4种: 1 输入端口到内部时序单元路径: 2 从时序单元到时序单元之间的内部路径: 3 从内部时序单元到输出端口之间的路径: 4 输入端口到输出端口之间的路径: B.第二步需要能够读懂FPGA的timing报告,从而找到影响timing的问题:…

一.时序设计 方法1.通过状态机来实现,通过verilog控制FPGA,让它该快的时候快,该慢的时候慢. 方法2.FPGA中运行CPU 把逻辑控制顺序复杂的事情用C代码来实现,而实时处理部分用verilog实现,并且verilog这部分可以被C代码控制.Xilinx的FPGA目前支持的CPU有Microblaze,ARM9,POWERPC,其中Microblaze是软核,其余的两款是硬核. (1)软核就是用代码实现的CPU核,配置灵活: (2)硬核就是一块电路,已经做好了,不能再发生变化: 软核…

用always@(posedge clk)描述        时序逻辑电路的基础——计数器(在每个时钟的上升沿递增1) 例1.四位计数器(同步使能.异步复位) // Module Name: counter_4bit // Description: 4bit异步复位同步使能二进制计数器 module counter_4bit( input clk, //系统时钟信号 input rst, //系统复位按键 input en, //计数器使能端 :]q //计数器计数值输出 ); //同步使能,异…

今天尝试用uniGUI做Web服务器,调用应用服务器的WebService,遇到些问题记录下来备忘. 1.对WebService的调用同一般App程序,只是注意如果WebService的执行时间较长,会报超时错误,此时需要处理: (1)在DataModule上放一个THTTPRIO控件: (2)在数据模板创建时,设置THTTPRIO控件的HTTPWebNode属性的超时时间,代码如下: procedure TUniMainModule.UniGUIMainModuleCreate(Sender:…