DDR3调试记录

【DDR3调试记录】的更多相关文章

FPGA采集视频数据并写到DDR3,然后从DDR3读出并送给显示终端显示.不能稳定显示.但用FPGA内部逻辑产生color bar写到DDR3后读出来显示正常.因此DDR3部分逻辑没有问题.怀疑FPGA采样问题.于是优化FPGA时序后.时序报告通过后,用碟机作为输入源显示有时会稳定一下过一会就花屏.用HDMI 信号发生器作为输入源.输入color bar 显示可以稳定时间长一些.但过一会也会花屏.但是输入高频类的图像一刻都不能稳定输出.于是更加怀疑FPGA采样的问题.于是将输出视频降…

DDR3调试总结

DDR3调试总结本文为原创,转载请注明作者与出处 http://blog.csdn.net/hanfei_1/article/details/70546010 以前同是DDR3的无知少年,由于项目需求.工作需要,有幸深入研究DDR3,中间也确实历经各种盲目阶段,查询资料.建立工程.调试错误等等,如今对此不敢说是精通,也只能说是基本入门,写此文章的目的也无非是想让那些和当初的我一样的初学者少走些弯路而已,也只当是抛砖引玉,也希望大神们能多多指教!提前谢过了,下面也为了不让大家看的那么无聊,也会适…

FPGA DDR3调试

FPGA DDR3调试 Spartan6 FPGA芯片中集成了MCB硬核,它可以支持到DDR3.在Xilinx的开发工具Xilinx ISE中提供了MIG IP核,设计者可以用它来直接生成 DDR3 控制器设计模块,并通过 MIG 的 GUI 图形界面完成相关配置. 首先,建立ISE工程,并添加MIG IP核, 接下来进行MIG IP核配置,这里列出主要的部分, 这里选择DDR的类型,并选择使用Spartan6的哪一个bank,一般选择左边的bank, 这里设置DDR3的时钟频率以及DDR3的设…

SPI 核软件调试记录

SPI 核软件调试记录 1.首先说说int SpiFlashWaitForFlashReady(void)这一函数,基本上其它函数在执行的时候,都会事先执行一次此函数. 因为此函数的作用主要是用来等待,所以整个语句在一个循环里面.第一步是检测spi flash 的状态,若spi flash 已经完成了上一次传送, 状态为XST_SUCCESS,否则,函数直接返回XST_FAILURE 即not ready.检测ReadBuffer[1]中的值若果为0,则break循环,函数返回XST…

Video Timing Controller v6.1软件调试记录

Video Timing Controller v6.1软件调试记录 GUI配置: . case XVTC_VMODE_PAL: //576i@50 { TimingPtr->Interlaced = ; // Horizontal Timing TimingPtr->HActiveVideo = ; TimingPtr->HFrontPorch = ; TimingPtr->HSyncWidth = ; TimingPtr->HBackPorch = ; TimingPtr…

Video Test Pattern Generator(7.0)软件调试记录

Video Test Pattern Generator(7.0)软件调试记录 . XVidC_VideoMode XVIDC_VM_576_50_I = XVIDC_VM_720x576_50_I . typedef struct { u16 HActive; u16 HFrontPorch; u16 HSyncWidth; u16 HBackPorch; u16 HTotal; u8 HSyncPolarity; u16 VActive; u16 F0PVFrontPorch; u16 F0…