xilinx FPGA课程学习总结

一时冲动,跑步进入了FPGA的大门,尤老师是教练,我之前一直做嵌入式软件,数字电路也是十年前大学课堂学过,早已经还给老师了.FPGA对于我来说完全是小白,所以.老师的课程,对于我来说至关重要!因为见过太多从入门到放弃的案例了! 什么样的教程和视频,可以不至于让小白从入门到放弃呢?我总结了几点:1.由浅入深,循序渐进,不急躁,不跃进,符合人的认知规律,符合学习记忆的高原曲线.越学越有信心!2.这个课程避免了陡峭悬崖式学习曲线,不会一股脑儿把所有知识灌输进来,一下子消化不了这么多,认为学习太难,太复…

基于Xilinx FPGA的视频图像采集系统

本篇要分享的是基于Xilinx FPGA的视频图像采集系统,使用摄像头采集图像数据,并没有用到SDRAM/DDR.这个工程使用的是OV7670 30w像素摄像头,用双口RAM做存储,显示窗口为320x240,而且都知道7670的显示效果也不怎么样,这是一次偶然的机会我得到的资源,便在basys3.zybo.国产FPGA PGT180H上移植成功,总体的显示效果也是可能达到7670应有的标准,7670可以说是最基础的摄像头,基础到你都不想学驱动它,因为画质很差,还有一款基础的摄像头是OV7725,…

FPGA基础学习(9) -- 复位设计

目录 1. 常见问题 2. 常见的复位方式 3. 合理的复位设计 3.1 复位电平 3.2 异步复位同步化 3.3 恰到好处的复位 4. 补充 4.1 所谓的上电初始化参考文献一开始接触到FPGA,肯定都知道"复位",即简单又复杂.简单是因为初学时,只需要按照固定的套路--按键开关复位,见寄存器就先低电平复位一次,这样一般情况可以解决99%的问题,甚至简单的设计,就不可能有问题.复杂是因为复位本身是对大规模的硬件单元进行一种操作,必须要结核底层的设计来考虑问题. 1. 常见问题自…

C语言课程学习的总结

C语言课程学习的总结学习C程序这门课一年了,这是我们学的第一门专业课.在大学里,C语言不但是计算机专业的必修课程而且也是非计算机专业学习计算机基础的一门必修课程.所以作为我这个计算机专业的学生来说当然十分重要老师在第一节课说过,C语言是计算机的基础,大多数软件都需要用C语言来编写,同时,我觉得C语言应该是操作和理论相结合的课程,在不断地编写中去思考,两者是不可分割的. 我对C语言中有许多重要知识进行总结: 1.一些基本的函数和基本数据类型的应用.其中,基本数据类型分为整型.浮点型.字符型.枚举…

solr课程学习系列-solr服务器配置（2）

本文是solr课程学习系列的第2个课程,对solr基础知识不是很了解的请查看solr课程学习系列-solr的概念与结构(1) 本文以windows的solr6服务器搭建为例. 一.solr的工作环境: solr6.0 下载地址 solr6.0 jdk8 下载地址:jdk1.8 (solr6.0是基于jdk8开发的,必须下载) tomcat8.0 下载地址:tomcat8 (运行solr的服务器,solr5.0之后 solr已经内置jetty服务器,不想用tomcat8可试试jetty服务器)…

ACM课程学习总结

ACM课程学习总结报告通过一个学期的ACM课程的学习,我学习了到了许多算法方面的知识,感受到了算法知识的精彩与博大,以及算法在解决问题时的巨大作用.此篇ACM课程学习总结报告将从以下方面展开: 学习ACM算法知识之前的具备的知识基础学习过程及知识梳理心得体会及收获一,学习ACM算法知识之前具备的知识基础在开始这一学期的课程之前,大一上学期及寒假期间我学习了C++标准库中的STL,了解了一些通用操作,各种类型的容器的特性,以及一些算法.关于算法,只学习了一些简单的遍历,递归.并未深入学习…

node+vue进阶【课程学习系统项目实战详细讲解】打通前后端全栈开发(1)：创建项目，完成登录功能

第一章建议学习时间8小时·分两次学习总项目预计10章学习方式:详细阅读,并手动实现相关代码(如果没有node和vue基础,请学习前面的vue和node基础博客[共10章]) 视频教程地址:www.lalalaweb.com,随博客进度会上传教学视频,大家可前往视频学习(暂时还没有) 演示地址:后台:demoback.lalalaweb.com 前台:demo.lalalaweb.com 后台权限是开放的,大家一定不要删除admin用户或修改密码,不然别人就无法登录了,演示过程中…

Xilinx FPGA LVDS应用

最近项目需要用到差分信号传输,于是看了一下FPGA上差分信号的使用.Xilinx FPGA中,主要通过原语实现差分信号的收发:OBUFDS(差分输出BUF),IBUFDS(差分输入BUF). 注意在分配引脚时,只需要分配SIGNAL_P的引脚,SIGNAL_N会自动连接到相应差分对引脚上:若没有使用差分信号原语,则在引脚电平上没有LVDS的选项(IO Planning PlanAhead). 测试代码: //////////////////////////////////////////////…

Xilinx FPGA引脚txt文件导入excel中

需求为了把xilinx FPGA的官方引脚文件txt转成excel文件(实际官网中有对应的csv文件就是excel文件了...) xilinx FPGA引脚地址:https://china.xilinx.com/support/package-pinout-files.html 流程 (1)把下载好的txt引脚文件导入excel中: (2)选择下载的txt引脚文件经过文本导入向导导入即可. (3)检查下结果. 以上.…

"做中学"之“极客时间”课程学习指导

目录 "做中学"之"极客时间"课程学习指导所有课程都可以选的课程 Java程序设计移动平台开发网络攻防实践信息安全系统设计基础信息安全专业导论极客时间课程介绍 Winter.程劭非.重学前端宝玉.软件工程之美蔡能.从0开始学游戏开发陈旸.数据分析实战45讲丁雪丰.玩转Spring全家桶范学雷.代码精进之路高磊.9小时搞定微信小程序开发郝林.Go语言核心36讲洪亮劼.AI技术内参胡峰.程序员进阶攻略胡忠想.从0开始学微服务黄申.程序员…

王之泰《面向对象程序设计（java）》课程学习总结

第一部分:理论知识学习部分总复习纲要 1. Java语言特点与开发环境配置(第1章.第2章) 2. Java基本程序结构(第3章) 3. Java面向对象程序结构(第4章.第5章.第6章) 4. 类.类间关系.类图 5. Java JDK预定义类/接口及其API(String-第3章. Arrays-第3章.Files-第3章62页.LocalDate-第4章. Object-第5章.对象包装器-第5章.Comparator-第6章. 异常类-第7章.ArrayList-第5+8章.第9章.第…

C++课程学习建议

从C到C++,学院都采用了机房授课模式,也在探索更为高效的实践与理论融合的教学方法,对于课程学习来说,仍有以下建议: 1.多看书.看书是理解基本概念的必备手段.也是学习的根本.应将课前预习.课后复习联系起来 2.多练习.机房授课有练习时间.实践课也有练习时间.但这两种练习是不同的.机房授课是验证性练习,实验课是主动性练习.还有课后自己在宿舍也要多练习.在练习中强化自己对程序的认识,增强编程的感觉,提高调试程序的技能 3.多思考.课程习题都是简单的,希望大家多思考,结合课程内容对每一个题目进行纵深…

Xilinx FPGA复位逻辑处理小结（转）

Xilinx FPGA复位逻辑处理小结 1. 为什么要复位呢? (1)FPGA上电的时候对设计进行初始化: (2)使用一个外部管脚来实现全局复位,复位作为一个同步信号将所有存储单元设置为一个已知的状态,这个全局复位管脚与任何其他的输入管脚没有什么差别,经常以异步的方式作用于FPGA.因此,设计人员可以在FPGA内部采用异步或者同步的方式来复位他们的设计. (always@(posedge clk or posedge rst) ) 2. 复位是针对存储单元--触发器,首先有必要了解一下触发器(f…

Xilinx AXI总线学习(1)

Xilinx AXI总线学习 1. AXI GPIO 采用的是AXI4-Lite接口 AXI GPIO Block Diagram Block design: 端口描述: AXI GPIO核有哪些寄存器可以配置呢: 拓展阅读:(1) (2) (3) (4)…

Xilinx FPGA开发环境vivado使用流程

Xilinx FPGA开发环境vivado使用流程 1.启动vivado 2016.1 2.选择Create New Project 3.指定工程名字和工程存放目录 4.选择RTL Project 5.选择FPGA设备 6.工程创建完成后 7.开始编写verilog代码第一步:点击Add Sources按钮第二步:选择add or create design sources按钮,即添加设计文件第三步:选择create file 文件新建完成后: 此时可以定义I/O端口,我们选择自己在程序中…

你真的会Xilinx FPGA的复位吗？

Get Smart About Reset: Think Local, Not Global. 对于复位信号的处理,为了方便我们习惯上采用全局复位,博主在很长一段时间内都是将复位信号作为一个I/O口,通过拨码开关硬件复位.后来也看了一些书籍,采用异步复位同步释放,对自己设计的改进. 不过自从我研读了Xilinx的White Paper后,让我对复位有了更新的认识. One of the commandments of digital design states,"Thou shalt have…

c++课程学习（未完待续）

关于c++课程学习按照计划,我首先阅读谭浩强c++程序设计一书的ppt,发现第一章基本上都是很基础的东西. 同时,书中与班导师一样,推荐了使用visual c++. 而师爷的教程里面推荐使用的是eclipse,并且使用的时候要新建一个project. 但是个人其实更喜欢使用devc++,因为之前编写c程序的时候,汉森大神推荐了使用devc++,使用了一个学期以后,认为devc++比较简明,使用起来很方便. 课时1 第一个c++程序 **第一节主要讲了一些简单的c++程序,让我对c++有了初步的…

Xilinx FPGA高速串行收发器简介

1 Overview 与传统的并行实现方法相比,基于串行I/O的设计具有很多优势,包括:器件引脚数较少.降低了板空间要求.印刷电路板(PCB)层数较少.可以轻松实现PCB设计.连接器较小.电磁干扰降低并具有较好的抗噪能力. 2 高速串行通信中用到的技术 2.1多重相位高速的秘密在于多重相位技术.所谓多重相位,就是在一个时钟的不同相位提取数据,例如,由锁相环产生多个不同相位的同源时钟,相位分别为 0°.90°.180°.270°,使用这几个时钟分别对串行数据流进行采样,再经零相位时钟同步,最后转…

打通前后端全栈开发node+vue进阶【课程学习系统项目实战详细讲解】(3)：用户添加/修改/删除 vue表格组件 vue分页组件

第三章建议学习时间8小时总项目预计10章学习方式:详细阅读,并手动实现相关代码(如果没有node和vue基础,请学习前面的vue和node基础博客[共10章] 演示地址:后台:demoback.lalalaweb.com 前台:demo.lalalaweb.com 演示过程中可能会发现bug,希望即时留言反馈,谢谢源码下载:https://github.com/sutianbinde/classweb //不是全部的代码,每次更新博客才更新代码学…

关于Xilinx FPGA JTAG下载时菊花链路中的芯片数量

关于Xilinx FPGA JTAG下载时菊花链路中的芯片数量 emesjx | 2014-08-13 13:13:30 阅读:1793 发布文章当一个系统中含有多片(2片以上)Xilinx FPGA.CPLD或PROM(FLASH)时,可采用单一JTAG口以菊花链(Daisy Chain)形式将所有芯片串联起来实现下载编程,如下图所示.这样做有两个好处:(1)可以节省多个JTAG口所占用的PCB空间,特别适合空间有限的嵌入式系统,如小型工业摄像机等:(2)嵌入式系统处于封闭环境…

Xilinx FPGA结构

FPGA是什么?FPGA是现场可编程逻辑阵列,由可编程逻辑资源(LUT和 REG),可编程连线,可编程I/O构成.Xilinx的FPGA的基本结构是一样的,但随着半导体工艺的发展,FPGA的逻辑容量越来越丰富,速度更快,嵌入越来越多的硬核了,比如:ARM处理器,PCIe, ETHERNET等.在制程工艺上,Xilinx的7系列FPGA采用28 nm工艺,UltraScale采用20nm, UltraScale+ 采用16nm,每一代工艺的可用资源,比上一代就翻了一倍. 从架构而言,Xilinx…

xilinx FPGA全局时钟资源的使用

1.什么是xilinx fpga全局时钟资源时钟对于一个系统的作用不言而喻,就像人体的心脏一样,如果系统时钟的抖动.延迟.偏移过大,会导致系统的工作频率降低,严重时甚至会导致系统的时序错乱,实现不了预期的逻辑功能.xilinx fpga内的全局时钟资源可以很好的优化时钟的性能,因此在设计时要尽可能多的使用fpga内部的时钟资源.xilinx fpga内部的全局时钟采用全铜工艺实现,配合专用时钟缓冲和驱动结构,可以使进入全局时钟网络的时钟到达fpga内部各个逻辑单元的抖动和延迟最小.全局时钟资源…

（转载）林轩田机器学习基石课程学习笔记1 — The Learning Problem

(转载)林轩田机器学习基石课程学习笔记1 - The Learning Problem When Can Machine Learn? Why Can Machine Learn? How Can Machine Learn? How Can Machine Learn Better? 每个部分由四节课组成,总共有16节课.那么,从这篇开始,我们将连续对这门课做课程笔记,共16篇,希望能对正在看这们课的童鞋有所帮助.下面开始第一节课的笔记:The Learning Problem. 一.What…