DFT设计的主要目的是为了将defect-free的芯片交给客户. 产品质量,通常使用Parts Per million(PPM)来衡量. 但是随着IC从SSI到VLSI的发展,在test上花销的时间越来越多,test的quality却很难提高,这使得DFT的engineer不断的发展着DFT的技术. DFT engineer面对的第一个问题是设计内部的状态的可测试性问题.在1970-1980年间,提出了ad hoc等可测试性设计的方法. 可以提高一个design的可测试性,但是对于sequen…

针对lower power的验证,由cpf/upf来建模,包括: 1)power gating的功能模型(在power gate之后将output force为x) 2)isolation功能模型: 3)save和restore的功能模型: 4)power gating/retention/reset的sequence功能模型: Power Gating对DFT设计的要求: 1)test power switching network的行为正确: 2)test shutdown,isolatio…

Switching Fabric的设计: 三种架构:P沟道的switch vdd(header switch),N沟道的switch vss(footer switch),两个switch. 但是如果加入两个switch,与门电路结合,可能会产生较大的IR-drop,增大delay,所以这种方式很少用. P沟道的switch vdd,广泛应用在volatge scaling设计中. N沟道的switch vss,很少用,有switch的电路,一般都需要level shifter. 但是一般lev…

Leakage power随着CMOS电路工艺进程,功耗越来越大. Power Domain的开关一般通过硬件中的timer和系统层次的功耗管理软件来进行控制,需要在一下几方面做trade-off: 1)可能节省的leakage power, 2)entry和exit的power和time消耗, 3)Power sleep和active的频率, power gating可以完全关掉dynamic的power消耗,但是leakage只会减少,不会消失,因为power gating技术仍需要加入一些…

Q: Boundary Scan是什么?应用场景是什么?实现的方法是什么?挑战是什么? A: Boundary Scan就是边界扫描,是由Joint Test action Group起草的规范,最初是为了解决板级芯片之间的互联测试的问题,实现方法就是在芯片内部的每个I/O上面加上一个Boundary Scan cell 用于控制和观测每个I/O的状态,然后把每个I/O的bscell串连起来交由TAP控制器控制.TAP控制器按照 IEEE1149.1 规范通过5个I/O 串行与外界通讯.虽然Bo…

The problem of test generation Random test generation Deterministic algorithm for test generation for stuck at faults, enhance the deterministic engines such as static and dynamic learning Simulation based test generation, Test generation for other f…

DC Ultra--Design Compiler的最高版本 在Synopsys软件中完整的综合方案的核心是DC UltraTM,对所有设计而言它也是最好级别的综合平台.DC Ultra添加了全面的数据通路和时序优化技术,并通过工业界的反复证明.DC Ultra具有独特的优化技术,能满足今天设计的各种挑战.DC Ultra提供快速的具有先进水平的数据通路优化技术,能建立快速关键路径时序.另外,DC Ultra采用后布局和优化布线技术,易于较快达到时序收敛.DC Ultra已在工业界确立了领先地位…

一 前言 这一周连续两场线下面试,紧接着又是微信视频面试,从连续三天的面试中,收获颇丰! 存在的问题: 一是对项目细节模糊: 二是IC基础知识薄弱: 具体表现是,在面试过程中,如被问到DDR3和千兆以太网的知识,讲不清楚,如DDR3的IP的输入数据位宽和时钟之类,DDR3的架构,标注项目系统框图的时钟和数据流等 ,用Verilog实现1.2*2.8的代码,小数1.2用八位无符号二进制位表示,不能准确写出来,还有问CRC32的原理也懵了:这些都是对项目细节理解不够:对于IC基础知识薄弱,就反映在做…

在很大规模的IC设计中,往往会有一些各种各样的bug出现,不论是在前期design的过程,还是在post silicon流片回来chip的flaw,都会导致chip的功能的失败,时钟频率无法达到期望频率.所以,在超大规模集成电路的设计中,DFT就是一门非常重要的方法学,在消费者手中,往往不知道他们的存在,但是在IC工程师眼中,DFT往往会是一个救命的稻草,让我们在芯片出问题的时候,可以知道从哪下手,找到bug的根源.在DFT中,有几种功能,是常常需要用到的.1. JTAG/1149.1 :几乎所…

工程会接触DFT.需要了解DFT知识,但不需要深入. 三种基本的测试(概念来自参考文档): 1. 边界扫描测试:Boundary Scan Test: 测试目标是IO-PAD,利用JTAG接口互连以方便测试.(jtag接口,实现不同芯片之间的互连.这样可以形成整个系统的可测试性设计) 2. 内建自测试BIST:(模拟IP的关键功能,可以开发BIST设计.一般情况,BIST造成系统复杂度大大增加.memory IP一般自带BIST,简称MBIST) 3. 扫描测试(ATPG)Scan path:…