上一篇写的是基本的设计方案,由于考研复习很忙,不知道下一次什么时候才能打开博客,今天就再写一篇.写一写CPU中涉及到RAM的部件,如寄存器堆.数据存储器等. 大家应该在大一刚接触到计算机的时候就知道ROM.RAM了吧.但也记不得那些繁杂的名称,只知道ROM是只读存储器,RAM是可读写存储器.其实知道这些也就够了.CPU内寄存器堆.数据存储器等部件都是可读出可写入的部件,所以全部属于RAM,其实在ISE中是可以直接进行调用IP核来完成这些操作的,但今天暂且不谈IP核,或许后期会对IP核模块进行详细…

寄存器堆(Register File)是微处理的关键部件之一.寄存器堆往往具有多个读写端口,其中写端口往往与多个处理单元相对应.传统的方法是使用集中式寄存器堆,即一个集中式寄存器堆匹配N个处理单元.随着端口数量的增加,集中式寄存器堆的功耗.面积.时序均会呈幂增长,进而可能降低处理器总体性能. 下图所示为传统的集中式寄存器堆结构: 本文讨论一种基于分布存储和面积与时序互换原则的多端口寄存器堆设计,我们暂时称之为“分布式寄存器堆”.该种寄存器从端口使用上,仍与集中式寄存器堆完全兼容,但该寄存器堆使用…

一点前言 多周期 CPU 相比单周期 CPU 以及流水线 CPU 实现来说其实写起来要麻烦那么一些,但是相对于流水线 CPU 和单周期 CPU 而言,多周期 CPU 除了能提升主频之外似乎并没有什么卵用,流水线 CPU 反而更有用一些.不过我的课题是多周期 CPU 那么就开始吧. 多周期 CPU 不同于单周期 CPU,多周期 CPU 指的是将整个 CPU 的执行过程分成几个阶段,每个阶段用一个时钟去完 成,然后开始下一条指令的执行,而每种指令执行时所用的时钟数不尽相同,这就是所谓的多周期CPU.…

华中科技大学 - 计算机组成原理 华中科技大学 - 计算机硬件系统设计 Microprocessor without Interlocked Pipleline Stages 无内部互锁流水级的微处理器 属于RISC MIPS指令格式 R型指令 6 bits 5 bits 5 bits 5 bits 5 bits 6 bits 000000 Rs Rt Rd shamt funct 第一源操作数 第二源操作数 目标操作数,保存结果 在移位指令中使用 指定指令的具体功能 三寄存器R型指令 add…

MIPS 寄存器 MIPS comes with 32 general purpose registers named $0. . . $31Registers also have symbolic names reflecting their conventional8 use:$0  $zero constant 0$1  $at used by assembler$2  $v0 function result$3  $v1 function result$4  $a0 argument 1…

有了uvm_reg_field, uvm_reg, uvm_block, 也许我们需要跟大的uvm_file,这就是传说中的寄存器堆. // // CLASS: uvm_reg_file // Register file abstraction base class // // A register file is a collection of register files and registers // used to create regular repeated structures.…

1 基础概念 MIPS(Microprocessor without Interlocked Piped Stages architecture),是一种采取精简指令集(RISC)的处理架构,由MIPS科技公司开发并授权,广泛应用在许多电子产品.网络设备.个人娱乐装置与商业装置上.最早的MPS架构是32位,最新的版本已经变成64位. MIPS结构的基本特点是:包含大量的寄存器.指令数和字符.可视的管道延时间隙,这些特性使得MIPS架构能够提供最高的每平方毫米性能和当今SoC设计中最低的能耗. 我…

verilog实现16位五级流水线的CPU带Hazard冲突处理 该文是基于博主之前一篇博客http://www.cnblogs.com/wsine/p/4292869.html所增加的Hazard处理,相同的内容就不重复写了,可点击链接查看之前的博客. CPU设计 该处理器的五级流水线设计: 类似于MIPS体系架构依据流水线结构设计.只要CPU从缓存中获取数据,那么执行每条MIPS指令就被分成五个流水阶段,并且每个阶段占用固定的时间,通常是只耗费一个处理器时钟周期. 处理器在设计时,将处理器的…

引言 “善妖善老,善始善终”,说的是无论什么事情要从有头有尾,别三分钟热度. 对于or1200的流水线来说,MA阶段是最后一个阶段,也是整条流水线的收尾阶段,负责战场的清扫工作.比如,把运算指令的运算结果要写到寄存器里,把从内存读来的数据写到寄存器里,如果在前面的流水阶段出现了异常,WB阶段还要负责把异常指令的地址存到寄存器里.总之呢,就是写回寄存器. 本小节,我们就分析一下or1200五级流水线最后一级,也就是WB(write back). 1,整体结构 or1200的WB模块,主要包括的rt…

引言 我们在前面分析了ORPSoC,or1200_top,和or1200_cpu的整体架构,在最近,我们也分析了or1200的pipeline(流水线)中的两级,EX级和IF级. 但是,我们还没有从宏观的角度,整体的了解一下or1200的流水线结构,本小节就做这件事情. 1,流水线 1>概述 关于流水线的概念,历史,划分等等这些内容,在很多文献里都提到过,而且我们之前也介绍过,这里不再展开阐述,如有疑问请参考: http://blog.csdn.net/rill_zhen/article/det…