007 GMII、SGMII和SerDes的区别和联系】的更多相关文章

一.GMII和SGMII的区别和联系 GMII和SGMII区别,上一篇已经介绍了,这一篇重点介绍SGMII和SerDes区别. GMII和SGMII GMII 在MII接口基础上提升了数据位宽和Clock频率成为1000Mbps接口 RXD[7:0].TXD[7:0] TX_ER.TX_EN RX_ER.RX_DV GTX_CLK.RX_CLK CRS.COL Clock=125MHz 数据位宽8bit(一个时钟周期传输8bit数据) 1000Mbps=125 MHz *8bit SGMII 串…
MII即媒体独立接口,也叫介质无关接口.它是IEEE-802.3定义的以太网行业标准.它包括一个数据接口,以及一个MAC和PHY之间的管理接口(图1). 数据接口包括分别用于发送器和接收器的两条独立信道.每条信道都有自己的数据.时钟和控制信号.MII数据接口总共需16个信号. 管理接口是个双信号接口:一个是时钟信号,另一个是数据信号.通过管理接口,上层能监视和控制PHY. MII标准接口 用于连快Fast Ethernet MAC-block与PHY.“介质无关”表明在不对MAC硬件重新设计或替…
Serdes  : SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称.它是一种时分多路复用(TDM).点对点的通信技术,即在发送端多路低速并行信号被转换成高速串行信号,经过传输媒体(光缆或铜线),最后在接收端高速串行信号重新转换成低速并行信号.这种点对点的串行通信技术充分利用传输媒体的信道容量,减少所需的传输信道和器件引脚数目,从而大大降低通信成本. SERDES主要由物理介质相关( PMD)子层.物理媒介附加(PMA)子层和物理编码子层( PCS )所…
1.C6678 Keystone1架构的GbE switch subsystem如图所示: 2.从图中可以看到MAC层与物理层PHY芯片的连接接口是由SGMII+SerDES构成,SGMII是以太网MAC与PHY之间的媒体接口,SerDES为可编程的串行接口,为差分输入输出. 3.网上很多资料说SGMII接口电器特性与SerDES兼容,可以配置成串行接口,可以直接与PHY芯片连接,但是C6678为什么设计成SGMII+SerDES这种模式? 4.解释3的原因:SGMII只是一个普通的高速串行接口…
文章目录 TECH books linux vxworks bat c gdb c++ vbscript make java bash perl web uml software-misc cpu ee hardware-misc bus 单片机 android tech-books tmp TECH books linux GDB用法小结-resound-博客园 用GDB调试程序(四)-陈皓专栏[空谷幽兰,心如皓月]-博客频道-CSDN.NET ubuntu9.10pdf中文字符显示为空白的解…
MII: Medium Independent Interface 媒体独立接口,也称介质无关接口 RMII: Reduced MII 简化媒体独立接口 GMII: Gigabit Medium Independent Interface 千兆媒体独立接口 RGMII: Reduced GMII SGMII: Serial Gigabit Media Independent Interface 串行千兆位媒质独立接口 SGMII is serial GMII interface which us…
MII即媒体独立接口,也叫介质无关接口.它是IEEE-802.3定义的以太网行业标准.它包括一个数据接口,以及一个MAC和PHY之间的管理接口(图1). 数据接口包括分别用于发送器和接收器的两条独立信道.每条信道都有自己的数据.时钟和控制信号.MII数据接口总共需16个信号. 管理接口是个双信号接口:一个是时钟信号,另一个是数据信号.通过管理接口,上层能监视和控制PHY. MII标准接口 用于连快Fast Ethernet MAC-block与PHY.“介质无关”表明在不对MAC硬件重新设计或替…
MII即媒体独立接口,也叫介质无关接口.它是IEEE-802.3定义的以太网行业标准.它包括一个数据接口,以及一个MAC和PHY之间的管理接口(图1).数据接口包括分别用于发送器和接收器的两条独立信道.每条信道都有自己的数据.时钟和控制信号.MII数据接口总共需16个信号.管理接口是个双信号接口:一个是时钟信号,另一个是数据信号.通过管理接口,上层能监视和控制PHY. MII标准接口 用于连快Fast Ethernet MAC-block与PHY.“介质无关”表明在不对MAC硬件重新设计或替换的…
贴一个链接:http://www.cnblogs.com/poiu-elab/archive/2012/11/02/2751323.html Verilog中  case,casez,casex的区别  在case语句中,敏感表达式与各项值之间的比较,是一种全等比较.每一位都必须相同才认为匹配.  casez与casex语句是case语句的两种变体, 在写testbench时用到,属于不可综合的语句 1在casez语句中,如果分支表达式某些位的值为高阻z,那么对这些位的比较就会忽略,不予考虑,而…
常见面试题03: 问:==和equals的区别 1)对于基本类型而言,比较的是数值是否相等 对于引用类型而言,比较的是内存地址是否相等 2)equals:比较的是两个对象的内容是否相等…