在Innovus中从ccopt 后的timing report中可以看到clock delay是从负值开始算起的,这个是因为在ccopt过程中进行了的update latency的动作. 基于block level的设计进行分析,假设在sdc中对clock 没有设置source&network  latency(就是0),在ccopt之前clock模式是ideal的,所有的clock latency都是按照0计算. 当cts完成之后,clock模式切换为propagate ,工具会计算到达每个s…

本文转自:自己的微信公众号<集成电路设计及EDA教程> <Innovus Lab和Lab Guide下载地址 |    Innovus教程 - Flow系列 - 数据准备>   应很多粉丝的邀,这里给出便于初学者学习用的Innovus的Lab和Lab Guide. Innovus Trainning Lab和Lab Guide 下载地址: 链接:https://pan.baidu.com/s/1lXP7Ys--Z8CocQouDoGHBQ 提取码:0nm6 今天出一篇Innovus…

本文转自:自己的微信公众号<集成电路设计及EDA教程> <Innovus教程 - Flow系列 - MMMC分析环境的配置概述(理论+实践+命令)>   轻轻走过,悄悄看过,无意瞥一眼惊鸿的颜色,随着巷口的老猫湮没在无声中,爱这巷,爱这楼阁,爱这轻缓的脚步,落在石板上的踢踏,喜欢看你的身影随我远去,目光牵着你的笑,飞洒的柳絮勾勒你的轮廓,在茫茫烟波中,你留下残红染了梅花,在渺渺云雾中. 理论 这里需要给工具指定时序/SI分析的多模多角MMMC环境.建议最好按照工具MMMC Obje…

如果在综合阶段没有做multibit merge, 或综合阶段由于缺失物理信息multibit cell merge 不合理,那就需要PR 工具做multibit merge 或split. Innovus 支持multibit 的merge 及split, 在setOptMode 中由如下两个option 控制: -multiBitFlopOpt { false| true| mergeOnly| splitOnly } -multiBitFlopOptIgnoreSDC {true| fal…

[转载自 SI-list[中国]http://mp.weixin.qq.com/s/qsdfzQwIVjvwHXuCdvrPXA ] 本篇对2017年初版Cadence的全套所有EDA工具的技术特性特点做一深入的分析,并与EDA其它主流厂商的对应工具进行比较.也为在校学习集成电路设计的学生们做一简单的科普,因为在学校学到的东西与在商业上做实际芯片设计是有很大区别的. 先来回答一个在国内经常被问到的问题:为何大部分EDA工具都是使用Linux平台而不是普通的Windows平台?这其实很好理解,因为…

Q:RC-Corner跟PVT怎么组合? A:通常的组合:   Q:通常说的ttcorner指的是啥? A:@孟时光 ttcorner是指管子在tt+RCtyp吧. Typesof corners When working in the schematic domain, weusually only work with frontend of line (FEOL) process corners as these corners willaffect the performance of d…

dbGet是由它基本的语法加上各种object的attribute的组合构成的.大家在熟悉基本语法之后,就应该去学习各个object的attribute了.说实话,这很难,因为attribute很多,而且有的attribute写法相当奇怪,怎么看都看不懂,比如hInstTerms.hTerms.instTerms的区别...那我们怎么去了解这些attribute的意思呢?平时要多学多用,还有多看doc. 其实,我们dbGet本身是提供一些简单的attribute介绍信息的,上一篇文章里也讲过,采…

dbGet是Innovus/Encounter DBTCL命令的一种.除了dbGet,DBTCL的命令还包括以下几种: 1. dbSet 2. setDbGetMode/getDbGetMode 3. dbSchema 4. dbTransform 5. dbQuery 这其中,最常用的就是dbGet和dbSchema 当我们在Innovus中敲击dbGet以后,然后按<Tab>键,出现的是下面3个初始的object. [DEV]innovus 2> dbGet head  select…

Floorplan包含: IO floorplan: 涉及板级设计.封装设计的交互,接口协议(timing相关),对一些高速接口需要做特殊考虑(如信号完整性等). Power plan:芯片的电源和低功耗设计方案.功耗及IR仿真. Block floorplan:涉及设计结构,总线结构,时钟结构,数据流和timing. Pin assignment:涉及data flow,timing,工艺. Floorplan的问题主要有: Large displacement相关的模块被摆放过远或逻辑det…

要做好floorplan需要掌握哪些知识跟技能? 首先熟悉data flow对摆floorplan 有好处,对于减少chip的congestion 是有帮助的,但是也不是必需的,尤其是EDA工具快速发展的当今,比如Innovus 最新的MP特性,可以自动对cell和macro 一起做place,结果相当不错,省了很多事情. 其次,需要了解 design的 power mesh,工艺的DRC rule ,IP 的base layer的spacing rule,memory能否abut ,IP ch…