Altera培训SignalTap II的使用--笔记】的更多相关文章

培训的内容有点多(啰嗦)(笔记为截图) 听课笔记:Altera培训SignalTap II的使用--笔记…
概述 SignalTap II一直以来都是笔者调试Altera FPGA设计的利器,最近比较有时间静下心来研究SignalTap II某些细节,虽然笔者有过不少关于SignalTap的使用,且也发表过一些博文介绍,但是还是有些有技巧如果加以利用是可以大大方便具体项目中的调试.比如本文将要介绍的触发条件位置的选择. 什么是触发位置 所谓触发位置,即trigger position.是指trigger采样位于缓存中的位置,我们知道在设置SignalTap的时候需要设置一个采样深度,缓存深度.那么触发…
前言 由于逻辑分析仪太贵,altera贴心提供signal tap II来观察输出波形,不过使能signaltap II会占用片内ram,毕竟原理就是把数据采样到ram中再通过jtag口上传到quartus中显示. 流程 1.项目全编译完成后,打开signaltapII: 2.打开默认有一个文件,重命名它设置完触发条件记得保存: 触发与显示信号设置窗口: 3.右侧有个设置采样窗口:时钟可以使用系统时钟,采样深度视项目而定,其他的默认即可. 4.重新全编译工程并设置jiag项: 5. 下板子调试即…
一.例子 我们使用如图1所示的verilog代码所实现的开关电路作为例子.这个电路把DE系列开发板上的前8个开关简单的和对应的8个红色LED相连接.它是这样工作的:在时钟(CLOCK_50)的上升沿读取开关的值,放入对应的寄存器,寄存器的输出与红色LED直接相连接. 按照图1代码实现该电路,锁定引脚,编译整个工程等等,这些在这里不再重复累述. 二.使用SignalTap II软件 在本文的第一部分,我们将建立SignalTap逻辑分析仪来探测8个LED开关的值,同时,我们将设定逻辑分析仪的触发信…
1.实现原理 SignalTap II获取实时数据的原理是在工程中引入Megafunction中的ELA(Embedded Logic Analyzer),以预先设定的时钟采样实时数据,并存储于FPGA片上ram资源中,然后通过JTAG传送回Quartus II分析.可见SignalTap II,其实也是在工程额外加入了模块来采集信号,所以使用SignalTap II需要一定的代价,首先是ELA,其次是ram,如果, 工程中剩余的ram资源比较充足,则SignalTap II 一次可以采集较多的…
Abstract撰寫Verilog時,雖然每個module都會先用ModelSim或Quartus II自帶的simulator仿真過,但真的將每個module合併時,一些不可預期的『run-time』問題可能才一一浮現,這時得靠SignalTap II來幫忙debug. Introduction使用環境:Quartus II 8.0 + DE2-70 (Cyclone II EP2C70F896C6N) 實際使用SignalTap II時,會發現有些reg與wire可以觀察,有些又無法觀察,在…
简介工具篇系列的第三本教程,讲述各种与SignalTap II 有关的调试技巧. 目录[黑金原创教程] FPGA那些事儿<工具篇III>:File01 - 上线调试与下线调试[黑金原创教程] FPGA那些事儿<工具篇III>:File02 - SignalTap 扫盲[黑金原创教程] FPGA那些事儿<工具篇III>:File03 - SignalTap 启动![黑金原创教程] FPGA那些事儿<工具篇III>:File04 — 上调的思想准备[黑金原创教程…
     在实际工作中,经常会遇到这样的情况:在硬件调试中采用SignalTap II反复多次编译并最终捕获到问题的原因时,才会发现,原来这个问题是逻辑问题,是可以在仿真环境下发现并快速解决的.先前没能从仿真中发现这个问题,要么是因为尚未或难以创建对应的测试向量,要么是因为仿真环境下的测试向量与真实环境下的测试条件存在微小的差异.对于设计工程师来说,由于缺乏相应的技术能力.开发时间,甚至是耐心,我们不可能像验证工程师那样对设计进行全面的仿真验证:即使仿真验证很充分,在实际应用中的测试也会发现仿真…
Crazy Bingo :嵌入式逻辑分析仪SignalTap II 设计范例 例程下载地址  http://www.cnblogs.com/crazybingo/archive/2011/07/26/2117262.html…
053:数据库高级管理: 目录 第一部分:数据库备份与恢复... 4 第一章:备份恢复概述... 4 1.1 备份的意义: 4 1.2 数据库故障的类型:... 4 1.3 制定你的备份和恢复的计划... 4 1.4 备份恢复分类... 5 1.5 备份恢复方式... 5 1.6 完全恢复与不完全恢复... 5 1.7 归档与非归档... 6 第二章:手工备份与恢复... 6 2.1 手工备份:... 6 2.2 手工备份和恢复的命令... 6 2.3 备份前应对数据库进行检查: 7 2.4 手…
报了老刘的RHCE培训,这是老刘上课笔记简略版. 老刘在课上介绍了开源共享精神和大胡子(Richard M. Stallman—GNU创始人).linux发展史(Linus Benedict Torvalds,这个已经到底人生巅峰的芬兰大佬).还有linux常见发行版本.优秀的RHEL7(RHEL8已经来了). 老刘上课严谨有不失风(尬)趣(聊),兼顾基础薄弱的同学,是一位优秀的培训讲师.…
在Quartus SignalTap 工具中加入信号,发现加入的信号变成红色,如图所示的data_slave[7..0]: 这样的信号是没有办法观测的,不会根据SignalTap 的Clock和Trigger进行更新,原因是Synthesis过程将它省略, 添加综合选项(Synthesis Attribute)可以让综合器保留这些对顶层模块输入输出没有帮助的信号,常用的有: wire[:] cnt/*synthesis keep*/; // Keep the Entity of Wirereg…
OCP 052 课堂笔记 目录 第一部分: Oracle体系架构... 4 第一章:实例与数据库... 4 1.Oracle 网络架构及应用环境... 4 2.Oracle 体系结构... 4 3. SGA. 5 4 Oracle的进程: 9 5 PGA. 12 6.用户与Oracle服务器的连接方式... 12 第二章:实例管理及数据库的启动/关闭... 14 2.1 实例和参数文件... 14 2.2 数据库启动与关闭:... 16 2.3 告警日志:alert_SID.log. 18 2.…
OCP 051课堂笔记 目录 OCP 051课堂笔记... 1 第一章.Oracle命令类别:... 4 第二章.SQL的基本函数... 4 2.1 单行函数与多行函数... 4 2.2 单行函数的几种类型... 4 第三章.SQL的数据类型... 10 3.1 四种基本的常用数据类型... 10 3.2 数据类型的转换... 12 第四章.WHERE子句中数据的比较和运算... 15 4.1 隐式比较与显式比较:... 15 4.2 运算符优先级:... 15 4.3 用BETWEEN AND…
参数化 Localparam :与prameter一样,但不能被重写. Verilog-2001 格式, module mult_acc #(parameter size = 8 ) (...); 数字格式:size.tick.letter和实际数字本身. 可以增加s,表示数字的符号或者2元互补. Signed(‘s’or ‘S’) 16’shFA = -16’h06 负数: -8‘d3 算术运算符: 逐位运算符: Ain&cin = 3’b000 Reduction操作:将矢量缩短为一个比特…
1. 多级触发 有时候我们可能需要利用多个信号(最多10个)依次触发后,观察特定的值.这这时候我们可以增加触发条件来满足我们的需求. 多个触发信号如上图所示,只有依次发生SW[0]上升沿. SW[1]上升沿.SW[2]上升沿和SW[3]上升沿后,才会抓取得到信号. 2. 高级触发条件 有时候我们的触发条件不能简单的高低电平或者上升沿.下降沿,可能是多个信号的逻辑电路,这时候需要使用高级触发条件.比如,三个信号只要出现上升沿或者下降沿时,触发抓取信号,即只要这三个信号有一个发生变化就抓信号. (1…
carrion:n. 腐肉:臭尸:不洁之物 cub:n. 幼兽:不懂规矩的年轻人:chick; n. 小鸡:小鸟:少妇 herd:兽群: 1. 高频单词 terrain:n. [地理] 地形,地势:领域:地带 Mastering precipitous(adj. 险峻的:急躁的,鲁莽的) terrain is always challenging. territory:n. 领土,领域:范围:地域:版图 meadow:n. 草地:牧场 rival:n. 对手:竞争者: 2. artful hun…
使用VM虚拟机配置RHEL实验环境. 鉴于在笔记本上装过centos7,这章内容难度对我来说不是很大. 重置root管理员密码(RHCSA考题,第一题,做不出来无法进行下一步考试) e linux16 ...... rd.break ctrl + x mount -o remount, rw /sysroot chroot /sysroot echo rrhh9780 | passwd --stdin root echo /.autorelabel exit reboot RPM和YUM仓库(配…
全局对象: console  : __filename     ; __dirname     ; setTimeOut     ; setImmediate(把参数函数放在下一个环节执行) process对象 cwd   //当前工作目录   console.log(process.cwd()); chdir   //修改当前工作目录   process.chdir('..') ;  切换到上一层目录 memoryUsage   //内存使用量    process.memoryUsage()…
非常实用 187-196 第十二章:调试 Quartus_II官方教程-中文版.pdf…
linux常用命令: echo:在终端输出字符串或变量提取后的值 date:显示及设置系统的时间或日期 reboot:重启 poweroff:关机 wget:下载 ps:查看系统中的进程状态(常用参数 -aux) top:动态地监视进程活动与系统负载等信息 pidof:查看服务pid kill:终止pid killall:终止服务对应的所有pid ifconfig:获取网卡信息 uname:查看系统内核与系统版本等信息 uptime:查看系统的负载信息 free:显示当前系统中内存的使用量信息…
NiosII常用函数整理 IO操作函数函数原型:IORD(BASE, REGNUM) 输入参数:BASE为寄存器的基地址,REGNUM为寄存器的偏移量函数说明:从基地址为BASE的设备中读取寄存器中偏移量为REGNUM的单元里面的值.寄存器的值在地址总线的范围之内.返回值:  -   函数原型:IOWR(BASE, REGNUM, DATA)输入参数:BASE为寄存器的基地址,REGNUM为寄存器的偏移量,DATA为要写入的数据函数说明:往偏移量为REGNUM寄存器中写入数据.寄存器的值在地址总…
意义:一劳永逸,不用每次对那些包含Quartus II生成文件的工程进行功能仿真时,都需要重新编译一堆东西.节约时间成本. 版本:ModelSim SE 6.5d 打开Modelsim软件,默认会打开最近一次的仿真工程(除非第1次安装);不过无论哪种情况皆不影响后续的步骤; ----------------------------------------------------------------------------------------------step 1. create new…
1.Altera 的quartus II 下载程序时中途失败,有可能是程序写的不对(缺少初始状态,else补全等等) 2.下载程序pof最好也用英文命名,再下载.…
Altera SOPC嵌入式系统设计教程 第1章 概述 SOPC(System On Programmable Chip,可编程的片上系统)是Altera公司提出来的一种灵活.高效的SOC解决方案.它将处理器.存储器.I/O口.LVDS.CDR等系统设计需要的功能模块集成到一个可编程器件上,构成一个可编程的片上系统. 1.1 SOPC及其技术 现今,可将SOPC视为是基于FPGA解决方案的SOC.与ASIC的SOC解决方案相比,SOPC系统及其开发技术具有更多的特色,也有多种途径可构成SOPC方…
还有几天就要交文章终稿了,三年的研究生生活也快要结束了,时间飞快,岁月如梭,但学习技术的热情仍然不能松懈,不懂的东西太多,需要实时保持奋斗!!过些天会继续更新<FPGA全程进阶---实战演练>内容,此电子书是笔者三年所做过的一些项目总结,又有擅长记录的习惯,于是整理成博客. 过些天会更新的内容有C++学习初步,友晶科技 DE1-Soc板卡学习笔记,Altium Designer画板技巧,在去下一家之前尽量更新完毕. 今天讲一下Signal Tap II的使用. 1 基础知识讲解 本章主要是讲解…
iFPGA-Cable调试器使用说明 全文分为6部分: 第0部分:实物.连线及其驱动安装说明 第1部分:Xilinx JTAG 第2部分:UART 第3部分:Altera JTAG 第4部分:Lattice JTAG 第5部分:相关软件及其Demo附件下载地址 第0部分:实物.连线及其驱动安装说明 基本特性: Channel A为JTAG,电平1.8~5V,在Xilinx 平台(include ISE 13.2+,Vivado),TCK最大时钟频率30MHz: Channel B为UART,电平…
入职之前,公司培训,做了点笔记~…
###### [该随笔部分内容转载自小梅哥]       ######### 一.FPGA学习路线 工具使用 -> 语法学习 -> 逻辑设计 -> IP使用 ->接口设计 -> 时序分析 -> 片上系统 1.工具使用 Altera:Quartus II Xlinx: Vivado 2.语法学习 Verilog HDL(FPGA设计的是电路) 3. 逻辑设计 组合逻辑:多路选择器.加法器.译码器.乘法器 ······· 时序逻辑:计数器.分频器.移位寄存器.定时器 ···…
最近终于有空可以记录一些之前学习的内容,本博客系列记录笔者Xilinx ISE学习之旅,当然现在Vivado是学习热门,一步一步来.搞定 ISE,Vivado上手也会很快. 1.安装软件 软件部分的下载与安装可自行到Xilinx官网下载http://china.xilinx.com/ 2.新建工程文件并编写源程序 图1 新建工程 用过Altera的Quartus II,再使用Xilinx的ISE,基本上流程都差不多,在file---new project,如图1所示,出现如下图2界面,分别填写工…