power domain:一个逻辑的集合体,包含power supply的一些信息.建立在FE. voltage area:chip上的一块物理区域.可以看作power domain的物理实现. Level shift,isolate cell,retention register的插入,越早越好,这样他们对timing和physical design的 影响,能更早的可见,CTS和DFT应该是对power已知的. Power Intent描述设计中的power domain,level shi…

Switching Fabric的设计: 三种架构:P沟道的switch vdd(header switch),N沟道的switch vss(footer switch),两个switch. 但是如果加入两个switch,与门电路结合,可能会产生较大的IR-drop,增大delay,所以这种方式很少用. P沟道的switch vdd,广泛应用在volatge scaling设计中. N沟道的switch vss,很少用,有switch的电路,一般都需要level shifter. 但是一般lev…

Leakage power随着CMOS电路工艺进程,功耗越来越大. Power Domain的开关一般通过硬件中的timer和系统层次的功耗管理软件来进行控制,需要在一下几方面做trade-off: 1)可能节省的leakage power, 2)entry和exit的power和time消耗, 3)Power sleep和active的频率, power gating可以完全关掉dynamic的power消耗,但是leakage只会减少,不会消失,因为power gating技术仍需要加入一些…

针对lower power的验证,由cpf/upf来建模,包括: 1)power gating的功能模型(在power gate之后将output force为x) 2)isolation功能模型: 3)save和restore的功能模型: 4)power gating/retention/reset的sequence功能模型: Power Gating对DFT设计的要求: 1)test power switching network的行为正确: 2)test shutdown,isolatio…

switching network的层次: 一般选择flatted的形式,hierarchy的结构对voltage drop和performance delay有影响. Power network的结构: external的power rail switch,可以最大限度的减少leakage的消耗,而且对片内设计无影响,对板级要求很高. power恢复的过程会比较长,而且in-rush的current也会比较大. 一般会有几个rail有External来提供: 1)IO Power 2)Alwa…

严重则可造成硬盘直接报废! 原理:瞬间低压或者断电,滤波电容上存储的电能已经被使用,此时再瞬间供电则会重新对电容充电,而限流电阻还没有恢复到保护状态,于是会产生很大的冲击电流,从而导致了全桥元件或保险丝烧毁. 实践:过程比较具有运气性,多次试验可完成证明~ ATX电源: 其内部有两套整流滤波系统,一套在高压输入端.一套在在低压输入端,高压输入端使用耐高压的全桥元件和电容进行整流和滤波,由于电容在开机瞬间会形成一个很大电流的充电过程,冲击电流容易导致全桥元件和保险丝烧毁,因此电源在设计时要在高压输…

常用的一些Lower Power的策略: 1)Clock tree optimization and clock gating:在正常情况下clock信号会一直toggle at the maximum rate and capacitive loads, 所以当在block level引入 clock gating 后,可以极大的减少动态功耗. 2)Operand Isolation:同样,在数据通道(datapath)引入使能信号,在disable的时候,将数据通道的输入force为一个co…

在一个cell library中,比较重要的是cell height,cell height由tracks来决定,track表示一个metal线的pitch. 一个cell通常被做成一定数量的tracks,主要由timing和routing来进行优化. 1)Tall track height library可以支持复杂的routing,更大的drive strength,但是leakage和area较大. 适用于perormance要求比较大的地方.一般会有11-12track. 2)low-t…

在IP的实现过程中,考虑lower power部分进行设计: 1)Partition the design来满足lower power的一些strategies,尤其是power gating和clock gating. 2)为power gating增加额外的逻辑. 3)设计clock和reset的strategy来配合lower power设计. lower power memory可能需要好多mode:normal operating mode,retention mode,power o…

1 关于Zephyr Zephyr是Linux基金会维护的微内核项目,来源于WindRiver向Zephyr捐赠的Rocket RTOS内核.主要用于开发针对物联网设备的实时操作系统. Zephyr操作系统很小.具有扩展性并且专为小型物联网设备设计,它的模块化设计使不论采用哪个架构创建物联网方案,都能满足所有设备的需求. 相关资源: Zephyr官网提供了相关帮助文档,并且在github维护了Zephyr Kernel和Zephyr SDK Tools. 2 Zephyr的Power Manag…