用VerilogHDL实现UART并完成仿真就算是对UART整个技术有了全面的理解,同时也算是Verilog入门了.整个UART分为3部分完成,发送模块(Transmitter),接收模块(Receiver)和波特率发生模块(BuadRateGenerator).发送模块相比于接收模块要简单一些,主要功能就是每1/9600s发送1bit的数据,接收模块就在采样时钟下完成数据的采样,波特率发送模块就是产生对应的波特率.UART的基本电路模型可以看UART学习之路(二) 基本时序介绍,当中对UART…
第一篇博客,首先记录一下这一个多星期来的学习内容. UART学习之路第一篇,是UART的基本概念介绍.后续会用STM32F103的串口与PC机通信.最后使用Verilog HDL写出串口发送模块和接收模块,完成仿真,在ZedBoard板上完成通信. 首先明确什么是UART,COM口,TTL,RS-232. 通用异步收发传送器(Universal Asynchronous Receiver/Transmitter, UART)有4个管脚分别为VCC,GND,TX,RX,电平标准为TTL电平.低电平…
首先我们配置一台master服务器,两台slave服务器.master服务器配置就是默认配置 端口为6379,添加就一个密码CeshiPassword,然后启动master服务器. 两台slave服务器配置如下:     1.先找到配置redis.windows-service.config文件修改port 6379 为port 6380     2.然后配置master服务器地址:slaveof 127.0.0.1 6379,然后主服务有密码还需要配置密码 masterauth CeshiPa…
关于STM32串口的资料可以在RM0008 Reference Manual中找到,有中文版的资料.STM32F103支持5个串口,选取USART1用来实验,其对应的IO口为PA9和PA10.这次的实验基于ALIENTEK的开发板,开发版通过CH340G实现将串口转成USB.因此需要做好一些准备工作. 1.PC端安装Keil v5 MDK开发工具: 2.PC端安装CH340G的驱动: 3.PC端安装ATK XCOM串口收发程序 STM32的串口编程思路: 1.串口时钟设置和复位: 2.选取发射口…
转自良子:http://www.eefocus.com/liangziusb/blog/12-11/288618_bdaf9.html CY7C68013含有4个大端点,可以用来处理数据量较大的传输,如数据采集.视频等方面的应用.每个大端点都可以独立配置对应的FIFO,同时,也提供了相应的标志位,分别是FLAGA.FLAGB.FLAGC.FLAGD.这四个标志位彼此独立,可以分别指示4个大端点FIFO的状态,如非空.满等状态,为我们编程带来方便. 这4个标志位的配置,是由两个8位寄存器来设定的,…
一.前言 通过上次的学习,我们学习了如何用按键控制led,但是在实际应用中,这种查询方式占用了cpu的时间,如果通过中断控制就可以解决这个问题,我们今天就来学习按键控制的中断方式. 二.原理分析 传统的51单片机如果要使用中断,也要对相应的寄存器进行控制,cc2530芯片也不例外,而且相对复杂.需要配置多个中断寄存器,下面来一一介绍. 这个寄存器是来控制端口0中断使能的,要开启中断,应设为1. 这个是配置各种中断使能的,我们只需要配置P0IE. 这个是配置中断触发方式的,根据上次的按键原理图,我…
本博客的目的:①总结自己的学习过程,相当于学习笔记 ②将自己的经验分享给大家,相互学习,互相交流,不可商用 内容难免出现问题,欢迎指正,交流,探讨,可以留言,也可以通过以下方式联系. 本人互联网技术爱好者,互联网技术发烧友 微博:伊直都在0221 QQ:951226918 -----------------------------------------------------------------------------------------------------------------…
本节重点 掌握文件的读.写.修改方法 掌握文件的处理模式的区别 一.文件读取 ​    ​1.读取全部内容 # 一次性读取文件 f = open("test.txt",'r',encoding='gbk') data = f.read() print(data)f.close() ​2.按行读取 # 按行读取 f = open("test.txt",'r',encoding='gbk') data = f.readline() print(data,end='')f…
Java中的面向对象 概念:面向对象的原本的意思是“”万物皆对象“” 面向对象思想的特点: 是一种更符合我们思想习惯的思想,将复杂的事情简单化 使我们角色发生了转换,将我们从执行者变成了指挥者 面向对象的特征: 封装(Encapsulation) 继承(Inheritance) 多态(Polymorphism) 一些专业性的词汇: 面向对象的分析(OOA,Object Oriented Analysis) 面向对象的设计(OOD,Object Oriented Design) 面向对象的编程实现…
这次我们来介绍一下UART的基本时序,了解一下底层信号怎么传送的.方便以后使用Verilog HDL实现收发逻辑. 9600bit/s 的意思是每秒发送9600bit,因此可以理解为将1s分解为9600等分,对于发送端来说,每bit电平的维持时间是1/9600s,对于接收端来说,在1/9600s内要完成数据的采样.因此对于不同时间源的设备,如何实现这个发送“节拍”以及设置接收采样频率非常重要,即主从设备对各自主时钟(SCLK)的分频非常重要. UART的基本时序: 发送端 接收端 UART的每一…