方法一:Import Assignments步骤1: 使用记事本或类似软件新建一个txt文件(或csv文件),按如下格式编写管脚分配内容(不同的开发版,其内容也不同,本文以我使用的DIY_DE2开发板为范例).[这种方式格式最为简单] 注意:To和Location两个关键字中间有一个半角逗号.    图1 pin.txt 步骤2: 在QII软件中,选择“Assignments -> Import Assignments”.如图所示,导入xxx.txt或者xxx.csv文件即可 图2 导入pin.…

quartus软件分配管脚的方法有两种,一是选择菜单“assignments->pins”进入管脚分配视图手动分配:第二种方法是利用tcl脚本文件自动分配.这里我来介绍第二种方法. 1.生成tcl文件,按图例顺序操作 其中Tcl Script File name 是文件路径 2 找到"set_location_assignment"字段编辑管脚. 第一次配制时,没有set_location_assignment语句,自已在set_global_assignment语句下一行添加即…

自己主动生成Tcl文件 Project -> Generate Tcl File for Project... 弹出例如以下对话框.设置脚本路径. 编辑引脚 使用set_location_assignment分配管脚例如以下: 第一次配制时.没有set_location_assignment语句,自已在set_global_assignment语句下一行加入就可以. 运行Tcl脚本 Tools -> Tcl Scripts... 选中刚新建的Tcl文件,点击Run执行就可以! 答疑解惑 1.…

前言: 最近公司做了一个工具,要将这个工具打包成一个可运行的程序,编写start.bat和start.sh在windows和linux下都可以运行. 在网上找了很多资料,最后终于找到一个可靠的资料,记录下来,分享给大家,也算是自己的一个总结. 吃水不忘挖井人,感谢这位老哥的文章:https://blog.csdn.net/u011752272/article/details/78560715 不多bb直接开始干活! 一.项目的结构 由于只是测试,里面的东西不复杂,可以用很简单来说明,创建的是ma…

JAVA生成WORD文件的方法目前有以下种: 一种是jacob 但是局限于windows平台 往往许多JAVA程序运行于其他操作系统 在此不讨论该方案 一种是pio但是他的excel处理很程序 word模块还局限于读取word的文本内容,写word文件就更弱项了 当我使用这个JAVA生成RTF文件时费了好大的劲,原本是想生成WORD文档的,但是WORD文档POI只支持往生成的WORD中填入文本,对于图片根本就不支持.后来想想,RTF格式的也可用WORD打开,不如生成RTF.结果上网搜了很多技术,…

问题1 由于maven下载依赖包失败导致一些文件没完全下载下来,形成了lastUpdated结尾的文件存放在本地仓库中(我是默认地址:C:\Users\Administrator\.m2\repository)删除这些文件然后 maven - update --> ok 了   maven下载包失败可以自己下载到本地.. 问题2 maven 包提示错误:cannot be read or is not a valid ZIP file 删除出错的jar包(清空jar包文件夹),然后maven -…

对于modelsim进行仿真,可以通过GUI来进行仿真,当然更加快速的方法可以使用TCL脚本文件进行快速仿真. Modelsim采用TCL脚本文件仿真的具体流程如下所示:      具体的操作步骤如下: 在进行modelsim仿真之前应先在工程目录下新建一个文件夹,名称任意,这里笔者设置为sim文件. 打开modelsim,然后新建一个工程,file—new—-project,将仿真文件路径放置到sim文件中,注意,整个路径不要有中文路径,注释的文字最好是英文,下面为了说明采用中文注释. 在si…

前言 TCL脚本语言在EDA工具中使用频繁,本文主要介绍使用TCL脚本文件进行引脚分配,避免手动分配以及分配出错: 流程 1.准备好你的TCL脚本文件,举个栗子(脚本文件内容): 2.在Quartus软件选择tools下的Tcl Scripts选项: 运行即可: 以上.…

Modelsim的仿真,如果一直使用图形界面建工程,编译,仿真,一个个加入观察波形的话,未免复杂了一些,尤其是当工程较大,需要观察的信号较多时,下面贴出一些常用的tcl脚本命令和wave.do常用语法:   vsim.tcl仿真脚本: vlib compress_lib vmap compress_lib compress_lib   set verilog_file_list [ glob verilog/compress/*.v ]   foreach i $verilog_file_lis…

通常我们使用Modelsim进行仿真,是通过图形界面点点点来进行操作,殊不知Modelsim完美支持TCL脚本语言及批处理命令do文件.简单来说就是从你修改完代码后到你重新编译把需要的信号拉出来查看,现在只需要一个动作即可完成.大大提高了工作效率,博主之前也是点点点了好久,最后发现有这么好的仿真技巧,真是相见恨晚. 下面列举一些常见的TCL脚本命令 Run do文件的一些常用命令 #打开现有工程 project open C:/Users/jayash/Desktop/sim/ImageProc…