OC(Open Collector)门又叫集电极开路门,主要针对的是BJT电路(从上往下依次是基极,集电极,发射极)OD(Open Drain)门又叫漏极开路门,主要针对的是MOS管(从上往下依次是漏极.栅极.源极)线与逻辑指的是两个输出端直接互联就可以实现“AND”的功能,如下图如果按照该图的做法直接互联的话,会导致形成阻值低的通道,产生大电流,电路会出现问题的那么这个时候就用到了OD门, 通常CMOS门电路都有反相器作为输出缓冲电路,如上图所示,如果将两个CMOS与非门G1和G2的输出端连接

 1.RS232电平 或者说串口电平,有的甚至说计算机电平,所有的这些说法,指得都是计算机9针串口 (RS232)的电平,采用负逻辑, -15v ~ -3v 代表1 +3v ~ +15v 代表0 2.RS485电平和RS422电平 由于两者均采用差分传输(平衡传输)的方式,所以它们的电平方式,一般有两个引脚 A,B 发送端 AB间的电压差 +2 ~ +6v:1 -2 ~ -6v:0 接收端 AB间的电压差 大于 +200mv  1 小于 -200mv  0 定义逻辑1为B>A的状态: 定义逻辑0

1.同步电路和异步电路的区别是什么? 异步电路:主要是组合逻辑电路,用于产生地址译码器.FIFO或RAM的读写控制信号脉冲,但它同时也用在时序电路中,此时它没有统一的时钟,状态变化的时刻是不稳定的,通常输入信号只在电路处于稳定状态时才发生变化.也就是说一个时刻允许一个输入发生变化,以避免输入信号之间造成的竞争冒险.电路的稳定需要有可靠的建立时间和持时间,待下面介绍. 同步电路:是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路,其所有操作都是在严格的时钟控制下完成的.这些时序电路共享同一

参考:http://www.elecfans.com/baike/bandaoti/jichuzhishi/20100304178298.html OC门,又称集电极开路门,Open Collector,还有OD门(Open Drain,漏极开路门,对场效应管而言). 即集电极开路门电路必须外界上拉电阻和电源才能将开关电平作为高低电平用.否则它一般只作为开关大电压和大电流负载,所以又叫做驱动门电路. 输出端可以实现线与连接:oc门必须外接负载电阻和电源才能正常工作. 集电极开路输出的结构如图1所

林牧 + 原创作品转载请注明出处 + <软件工程(C编码实践篇)>MOOC课程http://mooc.study.163.com/course/USTC-1000002006 软件工程的理解:       软件工程是一门研究用工程化方法构建和维护有效的.实用的和高质量的软件的学科.它涉及到程序设计语言.数据库.软件开发工具.系统平台.标准.设计模式等方面.在现代社会中,软件应用于多个方面.典型的软件有电子邮件.嵌入式系统.人机界面.办公套件.操作系统.编译器.数据库.游戏等.同时,各个行业几乎

reprint from:http://blog.csdn.net/hemeinvyiqiluoben/article/details/9253249 TTL和COMS电平匹配以及电平转换的方法 一．TTL TTL集成电路的主要型式为晶体管-晶体管逻辑门(transistor-transistor logic gate),TTL大部分都采用5V电源. 1.输出高电平Uoh和输出低电平Uol Uoh≥2.4V,Uol≤0.4V 2.输入高电平和输入低电平 Uih≥2.0V,Uil≤0.8V 二．C

I2C总线信号时序总结 总线空闲状态  I2C总线总线的SDA和SCL两条信号线同时处于高电平时,规定为总线的空闲状态.此时各个器件的输出级场效应管均处在截止状态,即释放总线,由两条信号线各自的上拉电阻把电平拉高. 启动信号  在时钟线SCL保持高电平期间,数据线SDA上的电平被拉低(即负跳变),定义为I2C总线总线的启动信号,它标志着一次数据传输的开始.启动信号是一种电平跳变时序信号,而不是一个电平信号.启动信号是由主控器主动建立的,在建立该信号之前I2C总线必须处于空闲状态.重启动信号  在

TTL电平和CMOS电平总结 1,TTL电平:          输出高电平>2.4V,输出低电平<0.4V.在室温下,一般输出高电平是3.5V,输出低电平是0.2V.最小输入高电平和低电平:输入高电平>=2.0V,输入低电平<=0.8V,噪声容限是0.4V. 2,CMOS电平: 1逻辑电平电压接近于电源电压,0逻辑电平接近于0V.而且具有很宽的噪声容限. 3,电平转换电路:          因为TTL和COMS的高低电平的值不一样(ttl 5v<＝＝>cmos 3.

概述: I²C 是Inter-Integrated Circuit的缩写,发音为"eye-squared cee" or "eye-two-cee" , 它是一种两线接口. I²C 只是用两条双向的线,一条 Serial Data Line (SDA) ,另一条Serial Clock (SCL). SCL:上升沿将数据输入到每个EEPROM器件中:下降沿驱动EEPROM器件输出数据.(边沿触发) SDA:双向数据线,为OD门,与其它任意数量的OD与OC门成&quo

概述: I²C 是Inter-Integrated Circuit的缩写,发音为"eye-squared cee" or "eye-two-cee" , 它是一种两线接口. I²C 只是用两条双向的线,一条 Serial Data Line (SDA) ,另一条Serial Clock (SCL). SCL:上升沿将数据输入到每个EEPROM器件中:下降沿驱动EEPROM器件输出数据.(边沿触发) SDA:双向数据线,为OD门,与其它任意数量的OD与OC门成&quo

目录 IIC协议理解(转) 个人小结记录 (记一下这个就够了) 以下为转载记录 概述 概述 输出级 主设备与从设备 速率 时序 空闲状态 起始位与停止位 数据的有效性 数据的传送 工作过程 主设备向从设备发送数据 主控器读取数据的过程 以C语言理解IIC title: IIC协议理解(转) date: 2019/1/28 17:50:13 toc: true --- IIC协议理解(转) 原文地址 https://www.cnblogs.com/BitArt/archive/2013/05/28

1.对于同步fifo,每100个cycle可以写入80个数据,每10个cycle可以读出8个数据,fifo的深度至少为? 写时钟频率 w_clk, 读时钟频率 r_clk, 写时钟周期里,每B个时钟周期会有A个数据写入FIFO 读时钟周期里,每Y个时钟周期会有X个数据读出FIFO 则,FIFO的最小深度是? 计算公式如下: fifo_depth = burst_length - burst_length * X/Y * r_clk/w_clk 例举说明: 如果100个写时钟周期可以写入80个数据

一．TTL TTL集成电路的主要型式为晶体管-晶体管逻辑门(transistor-transistor logic gate),TTL大部分都采用5V电源.1.输出高电平Uoh和输出低电平UolUoh≥2.4V,Uol≤0.4V2.输入高电平和输入低电平Uih≥2.0V,Uil≤0.8V二．CMOSCMOS电路是电压控制器件,输入电阻极大,对于干扰信号十分敏感,因此不用的输入端不应开路,接到地或者电源上.CMOS电路的优点是噪声容限较宽,静态功耗很小.1.输出高电平Uoh和输出低电平UolUoh

转自http://ninghechuan.com 你要的FPGA&数字前端笔面试题来了 FPGA&ASIC基本开发流程 题目:简述ASIC设计流程,并列举出各部分用到的工具. 勘误:Calibre是Mentor公司的 ASIC开发基本流程 芯片架构,考虑芯片定义.工艺.封装 RTL设计,使用Verilog.System Verilog.VHDL进行描述 功能仿真,理想情况下的仿真 验证,UVM验证方法学.FPGA原型验证 综合,逻辑综合,将描述的RTL代码映射到基本逻辑单元门.触发器上 D

1.什么是源型 漏型?什么是上拉电阻?下拉电阻?什么是 线驱动输出 集电极开路输出,推挽式输出? 我们先来说说集电极开路输出的结构.集电极开路输出的结构如图1所示,右边的那个三极管集电极什么都不接,所以叫做集电极开路(左边的三极管为反相之用,使输入为“0”时,输出也为“0”).对于图1,当左端的输入为“0”时,前面的三极管截止(即集电极c跟发射极e之间相当于断开),所以5v电源通过1k电阻加到右边的三极管上,右边的三极管导通(即相当于一个开关闭合):当左端的输入为“1”时,前面的三极管导通,而后

1 概述: IIC是用两条双向的线,一条SDA(serial data line),一条SCL(serial clock). SCL:上升沿将数据输入到每个EEPROM器件中,下降沿驱动EEPROM器件输出数据(边沿触发) SDA:双向数据线,为OD门,与其它任意数量的OD与OC门成“线与”关系 2 输出级 每一个IIC总线器件内部的SDA.SCL引脚电路结构都是一样的,引脚的输出驱动与输入缓存连在一起.其中输出为漏极开路的场效应管,输入缓存为一只高输入阻抗的同向器,这种电路具有两个特点 1)由

001. 画出CMOS反相器的电路原理图. 衬底的连接问题.PMOS衬底接电源,NMOS衬底接地 002. 反相器的速度与哪些因素有关?什么是转换时间(transition time)和传播延迟(propagation delay)? 反相器的速度与哪些因素有关. (1)  电容(负载电容.自载电容.连线电容)较小,漏端扩散区的面积应尽可能小.输入电容要考虑: (1)Cgs 随栅压而变化(2)密勒效应(3)自举效应 (2)   加大晶体管的尺寸(驱动能力),使晶体管的等效导通电阻(输出电阻)较小

本文为我负责编写的电子工业出版社出版的<嵌入式系统原理与接口技术>一书第七章部分,这里整理的仍然是修改稿,供需要的同学参考,本书为普通高等教育"十二五"规划教材,电子信息科学与工程专业规划教材,如果你对本书的内容感兴趣,可以通过各渠道购买. 由于博客排版比较麻烦,部分地方可能还有点混乱,后续的电子版整理可以关注本博客,也欢迎各位针对书中内容提出建议或意见.   第7章 嵌入式系统接口应用基础 7.1嵌入式系统的接口类型 根据数据的通信形式,嵌入式系统接口可以分为串行数据传输

本文转载自:https://i.cnblogs.com/EditPosts.aspx?opt=1 I2C总线信号时序总结 总线空闲状态  I2C总线总线的SDA和SCL两条信号线同时处于高电平时,规定为总线的空闲状态.此时各个器件的输出级场效应管均处在截止状态,即释放总线,由两条信号线各自的上拉电阻把电平拉高. 启动信号  在时钟线SCL保持高电平期间,数据线SDA上的电平被拉低(即负跳变),定义为I2C总线总线的启动信号,它标志着一次数据传输的开始.启动信号是一种电平跳变时序信号,而不是一个电

  SCL:上升沿将数据输入到每个EEPROM器件中:下降沿驱动EEPROM器件输出数据.(边沿触发) SDA:双向数据线,为OD门,与其它任意数量的OD与OC门成"线与"关系. 一.协议 1.空闲状态 I2C总线总线的SDA和SCL两条信号线同时处于高电平时,规定为总线的空闲状态.此时各个器件的输出级场效应管均处在截止状态,即释放总线, 由两条信号线各自的上拉电阻把电平拉高. 2.起始位与停止位的定义: 起始信号:当SCL为高期间,SDA由高到低的跳变:启动信号是一种电平跳变时序信号