1     导读 1.1    与PCIe的差异 典型的PCIe结构定义了一个以单个中央处理器为核心的计算机系统,比如我们常见的工控机.PXIe机箱控制器.服务器内的IO设备.从系统架构来看,这个结构的优势在于可有统一的软件驱动,软件模型,设备间具备优异的兼容性.兼容性才是王道,厂商就可以用一个标准包打天下. 图 1‑1 PCIe 互联架构 PCIe 的帧格式如下图所示.帧由 1 字节的帧起始.2 字节的序列号.16 或 20 字节的报头.0 到 4096 字节的数据字段.0 到 4 字节的 E

目录 TI DSP 6657 SRIO 简介 SRIO 协议介绍 RapidIO 基础 TI DSP 6657 SRIO 简介 SRIO 协议介绍 TI 的 KeyStone 系列设备中实现了 RapidIO 协议,实现 RapidIO 的部分外设,被 TI 称为 SRIO (Serial RapidIO. 因此 SRIO 就是 RapidIO 在 TI 器件上的实现. 但是 SRIO 只实现了部分 RapidIO,并不兼容所有的 RapidIO 协议,这点需要注意.两者最主要的区别在对物理层的

1. 目前最大的疑问是OMAPL138和DSP6748的DSP部分是完全一样的吗(虽然知道芯片完全是引脚兼容的)?因此现在使用OMAPL138的DSP内核去读写一下外部的SPI FLASH芯片,先看下原理图,可惜创龙核心板的原理图不开源,所以我肯定不买他们家的板子 2. 尤其是startware这个软件库,究竟是用在ARM还是DSP的怎么区分?看资料ARM似乎可以唤醒DSP核? 3. 心血来潮,测试一下,同一个工程是不是可以同时用在ARM和DSP内核上,只是用不用的GEL文件.经过测试发现,如果

1. 首先看下DSP6748的GPIO寄存器的文档,先看下框图,有这个框图,一目了然,输入和输出很清楚 2. 看下寄存器部分,对应上面的图,问题在于,DSP6748有多少个GPIO?最多144个,下一个问题,startware和CSL芯片支持库之间的关系? 3. 看下原理图,用了4个GPIO,BANK0的4个引脚. 4. 导入程序研究下,第一个函数,使能GPIO模块,重要的函数,如果使能定时器,估计也差不多用法 void PSCInit(void) { // 使能 GPIO 模块 // 对相应外

1. 创龙DSP6748开发板测试.2980元的售价很高,我估计新的1200元比较合适,当然创龙定价是按照供需关系的.仿真器XDS100V2卖598元,真是狮子大张口. 2. 上电是5V-2A的电源.打开CCS V6.1,导入工程\Demo\StarterWare\Application\DEMO,带的7寸屏,删除宏定义LCD_480_272使其支持7寸屏,重新编译工程,遇到一些错误,没关系,反正DEMO.out已经生成了.连接下载一下\Demo\StarterWare\Application\

1. 作为1个456MHz的处理器,不跑个操作系统说不过去,直接打开工程\Demo\SYSBIOS\Application\GPIO_LED,主函数比较简单 // 创建任务 Task_create(taskMain, NULL, NULL); // 启动 SYS/BIOS 系统 BIOS_start(); 2. 把重点放在task的C文件在哪里?有哪些函数,熟悉一下D:\ti\bios_6_33_06_50\packages\ti\sysbios\knl,以前安装C6657的BIOS的包,里面有

1. 创龙DSP6748开发板驱动TL5724这个DAC,输出指定的电压值,此程序是使用 IO 口模拟 SPI 实现与 TL5724 模块的数据交互. 2. 首先是初始化PSC函数 void PSCInit(void) {// 使能 GPIO 模块 PSCModuleControl(SOC_PSC_1_REGS, HW_PSC_GPIO, PSC_POWERDOMAIN_ALWAYS_ON, PSC_MDCTL_NEXT_ENABLE); } 2. DAC的读写函数 // 管脚复用配置 GPIO

[架构系列]龙芯loongson简介 https://blog.csdn.net/SoaringLee_fighting/article/details/97759305 2019年07月30日 10:46:32 SoaringLee_fighting 阅读数 22   版权声明:本文为博主原创文章,遵循CC 4.0 by-sa版权协议,转载请附上原文出处链接和本声明. 本文链接:https://blog.csdn.net/SoaringLee_fighting/article/details/

http://bbs.elecfans.com/jishu_542000_1_1.html

1. 不可屏蔽中断部分代码,注册中断函数,6748有几个NMI的引脚? void InterruptInit(void) { // 初始化 DSP 中断控制器 IntDSPINTCInit(); // 注册中断服务函数 IntRegister(C674X_MASK_NMI, NMIIsr); } 2. 原理图引脚 3. PSC初始化,作为一个模块初始化 PSCModuleControl(SOC_PSC_1_REGS, HW_PSC_GPIO, PSC_POWERDOMAIN_ALWAYS_ON,

1. 需要提前添加GEL文件 2. 找到GEL文件路径 3. 然后再加载.out文件

1. 里面的DSP内核是否能单独使用?先测试一个LED灯的例程先,仿真器连接上开发板,显示有C6748和PRU还有ARM9.对了,板子的拨码开关要01111,是DEBUG模式才可以. 2. 下载一下.out文件提示错误 同时还有 GEL: Error while executing OnTargetConnect(): Target failed to write 0x01C11138 3. 解决办法 然后选择 4. 然后debug一下,选择GEL文件,然后连接 GEL文件路径 然后连接,loa

1. 先看下原理图,第一个问题,RS485其实就是使用的串口USART1,同时485的输出脚之间接120欧姆的电阻. 遇到个问题,为什么有两个使能引脚?还有RS485_A和RS485_B为什么分别接上拉和下拉电阻? 2. 看下代码部分,主要是串口的初始化和串口的收发, void UARTInit(void) { // 配置 UART1 参数 // 波特率 115200 数据位 8 停止位 1 无校验位 UARTConfigSetExpClk(SOC_UART_1_REGS, UART_1_FRE

1. DSP6748内部有2个LCD控制器,Raster Controller 光栅控制器和the LCD Interface Display Driver (LIDD) controller 控制器,不过同一时刻只能使用一个.看下引脚图,AC bias是交流偏置电压,暂时不清楚用途,16位的并口数据,行扫描,列扫描等. 2. 原理图部分 3. 代码部分,可以看到本次使用的应该是Raster Controller 光栅控制器 void LCDInit(void) { // 禁用光栅 Raster

1. 硬件上,底板有2个串口,UART1和UART2(使用了MAX3232电平转换芯片),其中UART2也可以转RS485的. 2. 看下数据手册部分,不过一直不理解过采样的意思,16字节的FIFO Three Configurable 16550-Type UART Modules: –with Modem Control Signals –-Byte FIFO –16xor13x Oversampling Option 3. 本次的例程是中断机制,DSP6748的中断系统是什么样的?在DSP

1. 使用中遇到问题,看了一下帖子说是把tl.dsp.evm6748换成ti.platforms.evm6748可以编译过去.这个包是在XDCtools里面的. js: "D:/ti/ccsv61/xdctools_3_32_00_06_core/packages/xdc/tools/Cmdr.xs", line : Error: xdc.tools.configuro: Error: Can't find the platform package 'tl.dsp.evm6748' a

一.RapidIO核概述 RapidIO核的设计标准来源于RapidIO Interconnect Specification rev2.2,它支持1x,2x和4x三种模式,每通道的速度支持1.25Gbaud,2.5Gbaud,3.125Gbaud,5.0Gbaud和6.25Gbaud五种. RapidIO核分为逻辑层(Logical Layer),缓冲(Buffer)和物理层(Physical Layer)三个部分.其中逻辑层(Logical Layer)支持发起方(Initiator)和目标

转自https://www.cnblogs.com/liujinggang/p/10072115.html 一.RapidIO核概述 RapidIO核的设计标准来源于RapidIO Interconnect Specification rev2.2,它支持1x,2x和4x三种模式,每通道的速度支持1.25Gbaud,2.5Gbaud,3.125Gbaud,5.0Gbaud和6.25Gbaud五种. RapidIO核分为逻辑层(Logical Layer),缓冲(Buffer)和物理层(Physi

高能预警:本文内容过于硬核,涉及编译器原理.cpu指令集.机器码.编程语言原理.跨平台原理等计算机专业基础知识,建议具有c.c++.java.nodejs等多种编程语言开发能力,且实战经验丰富的资深开发者阅读. 背景 全面的国产化即将来临之时,不仅是操作系统,cpu也会使用国产化芯片作为替换,那么龙芯cpu作为国产cpu龙头,当仁不让,成为国产化替换的首选,硬件条件已经满足了,作为软件开发者,基于龙芯架构的软件当然也要适配起来了. 支持龙芯的操作系统 由于龙芯目前只支持某些特定的linux发行版

接上一篇 SRIO RapidIO (SRIO)协议介绍(一) 1     说明 查看协议手册时会发现,逻辑层的操作分成了IO和Message 2类动作,那么为什么要分成2类操作?从原理和应用角度来看IO和message的区别是什么呢? 1. 分成2类是为了应对不同的互联类型,IO操作主要为了应对远端的内存访问,设备间可以访问彼此的物理内存: 2. Message操作提供了一个基于消息的通用.安全的数据传输方式,设备间无法访问对方的物理内存,但是又需要进行数据的场景Messages and do