MII即媒体独立接口,也叫介质无关接口. 它包括一个数据接口,以及一个MAC和PHY之间的管理接口(图1). 数据接口包括分别用于发送器和接收器的两条独立信道.每条信道都有自己的数据.时钟和控制信号.MII数据接口总共需16个信号. 管理接口是个双信号接口:一个是时钟信号,另一个是数据信号.通过管理接口,上层能监视和控制PHY. RMII口是用两根线来传输数据的, MII口是用4根线来传输数据的, GMII是用8根线来传输数据的. GMII (Gigabit MII) GMII是8bit并行同步

原创博客,转载请注明出处:[重新发布,代码开源]FPGA设计千兆以太网MAC(1)——通过MDIO接口配置与检测PHY芯片 - 没落骑士 - 博客园 https://www.cnblogs.com/moluoqishi/p/9118283.html 一.前言 本文设计思想采用明德扬至简设计法.以太网这一高效实用的数据传输方式应用于各个领域,如网络交换设备,高速网络相机等.虽然各FPGA厂商都提供MAC IP核,但大多收费,有时无法破解.不同厂家之间无法移植,而且为了通用性考虑牺牲了效率,因此自己

本次调试88EE1111 PHY芯片之主要目的主要对应为了将其默认的GMII接口通过配置成RGMII接口.因此,可能本文档涉及到的内容并没有涉及到PHY芯片的88EE1111所有内容. PHY芯片管理接口: 88EE1111芯片可通过硬件设置成两种管理接口,一种就是本文所提的MDIO接口.一种对应的就是Two_Wire_Serial_Interface(TWSI),也就是I2c接口,这不做讨论.主要硬件选择是通过88EE1111的CONFIG[6:0]中的CONFIG[6]配置的Bit2选择,为

第5章        PHY芯片和STM32的MAC基础知识 本章节为大家讲解STM32自带的MAC和PHY芯片的基础知识,为下一章底层驱动的讲解做一个铺垫. 5.1   初学者重要提示 5.2   什么是MAC 5.3    MAC地址 5.4    STM32自带MAC基础知识 5.5   以太网PHY基础知识 5.6   总结 5.1   初学者重要提示 1.学习本章节后,务必学习STM32参考手册中MAC章节的基础知识讲解,非常重要. 2.实际项目中,关于MAC的配置问题,需要大家学习我

一.前言 网络通信中的PHY芯片接口种类有很多,之前接触过GMII接口的PHY芯片RTL8211EG.但GMII接口数量较多,本文使用RGMII接口的88E1512搭建网络通信系统.这类接口总线位宽小,可以降低电路成本,在实际项目中应用更广泛. 二.从GMII过度到RGMII 先看看GMII和RGMII主要的接口. GMII: 发送 gmii_tx_clk gmii_tx_d[7:0] gmii_tx_en gmii_tx_er 接收 gmii_rx_clk gmii_rx_d[7:0] gmi

在uboot阶段power down掉phy芯片 uenvcmd=mdio 0x800; mmc rescan mdio为uboot支持命令 7:phy芯片地址 0:phy芯片工作模式寄存器地址 0x800: 寄存器的11bit置高为power down模式

一,关于phy芯片 以RTL8211E(G)为例 PHY是IEEE802.3中定义的一个标准模块,STA(station management entity,管理实体,一般为MAC或CPU) 通过SMI(Serial Manage Interface)对PHY的行为.状态进行管理和控制, 而具体管理和控制动作是通过读写PHY内部的寄存器实现的. PHY寄存器的地址空间为5位,从0到31最多可以定义32个寄存器 我所讨论的RTL8211EG地址位是由001 - 111,由硬件配置,不同phy芯片配

本文主要分析MII/RMII/SMII,以及GMII/RGMII/SGMII接口的信号定义,及相关知识,同时本文也对RJ-45接口进行了总结,分析了在10/100模式下和1000M模式下的设计方法. MII接口提供了MAC与PHY之间.PHY与STA(Station Management)之间的互联技术,该接口支持10Mb/s与100Mb/s的数据传输速率,数据传输的位宽为4位. 提到MII,就有可能涉及到RS,PLS,STA等名词术语,下面讲一下他们之间对应的关系. 所谓RS即Reconcil

SDK V2014.4 PHY 88E1510 PL端以太网,自协商 standalone应用程序 PL端设计,略. 根据PL端生成的hdf,新建项目,采用官方lwip echo server例程.发现运行结果为 -----lwIP TCP echo server ------ TCP packets sent to port 6001 will be echoed back auto-negotiated link speed: 69073 很明显不对. 1.调试发现运行到 xaxiemaci

项目中要求简单地测试一下基于FPGA的模拟平台的RJ45网口,也就是需要实现一个MII或者RMII模块.看了一下官方网口PHY芯片的官方文档,还是感觉上手有点障碍,想在网络上找些参考代码看看,最后只在opencores找到了一些MAC层控制模块,代码庞大且复杂,对于初学者来说阅读起来很困难. 于是在此以一个初学者的角度记录一下我实现一个简单的MII模块的过程,并且指出一些实现过程中要注意的问题.希望可以帮助有需要的朋友. 为了便于测试,我选择了和我们平台使用相同物理芯片的FPGA开发板NEXYS

http://zjbintsystem.blog.51cto.com/964211/282387转载   UBOOT的版本更新速度比较快,截止今天,稳定正式的版本是u-boot-2009.11-rc2,而TI最新的EVM开发包里的UBOOT是1.2.0版本,国内很多公司还一直使用u-boot-1.1.4和u-boot-1.1.6.其实,我们也没必要追风跟上最新版本,程序跑稳定才是最重要的.当然,有兴趣研究研究也不错,毕竟最新版本增加很多实用的功能.在移植之前,我们简单介绍u-boot这些版本架构

UBOOT的版本更新速度比较快,截止今天,稳定正式的版本是u-boot-2009.11-rc2,而TI最新的EVM开发包里的UBOOT是1.2.0版本,国内很多公司还一直使用u-boot-1.1.4和u-boot-1.1.6.其实,我们也没必要追风跟上最新版本,程序跑稳定才是最重要的.当然,有兴趣研究研究也不错,毕竟最新版本增加很多实用的功能.在移植之前,我们简单介绍u-boot这些版本架构的变化.从u-boot-1.3.0到u-boot-1.3.2基本上架构是一样的,而从u-boot-1.3.

转载:http://www.cnblogs.com/jason-lu/articles/3195473.html   问:如何实现单片以太网微控制器? 答:诀窍是将微控制器.以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使MAC 和PHY实现很好的匹配,同时还可减小引脚数.缩小芯片面积.单片以太网微控制器还降低了功耗,特别是在采用掉电模式的情况下. 问:以太网MAC是什么? 答:MAC即Media Access Control,即媒体

  问:如何实现单片以太网微控制器? 答:诀窍是将微控制器.以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使MAC和PHY实现很好的匹配,同时还可减小引脚数.缩小芯片面积.单片以太网微控制器还降低了功耗,特别是在采用掉电模式的情况下. 问:以太网MAC是什么? 答:MAC即Media Access Control,即媒体访问控制子层协议.该协议位于OSI七层协议中数据链路层的下半部分,主要负责控制与连接物理层的物理介质.在发送数据的时

1. general 下图是网口结构简图.网口由CPU.MAC和PHY三部分组成.DMA控制器通常属于CPU的一部分,用虚线放在这里是为了表示DMA控制器可能会参与到网口数据传输中. MAC(Media Access Control或者Medium Access Control)地址,意译为媒体访问控制,或称为物理地址.硬件地址,用来定义网络设备的位置. PHY(Physical Layer) 物理层.以太网芯片. 以太网芯片:是一款微小的控制器,把以太网媒体接入控制器(MAC)和物理接口收发器

1. general 下图是网口结构简图.网口由CPU.MAC和PHY三部分组成.DMA控制器通常属于CPU的一部分,用虚线放在这里是为了表示DMA控制器可能会参与到网口数据传输中. 对于上述的三部分,并不一定都是独立的芯片,根据组合形式,可分为下列三种方案: CPU集成MAC与PHY; CPU集成MAC,PHY采用独立芯片; CPU不集成MAC与PHY,MAC与PHY采用集成芯片; 本例中选用方案二做进一步说明,因为CPU总线接口很常见,通常都会做成可以像访问内存一样去访问,没必要拿出来说,而

一. 要保证正确地读/写,必须注意CPU时序与存储器读/写周期的配合.一般存储器芯片手册都会给出芯片读/写周期的时序图. Intel 2114芯片的读.写周期时序如图所示. 二. 读周期 读操作时,必须保证片选信号为低电平,读写信号为高电平.tRC (读周期时间):指对芯片连续两次读操作之间的最小间隔时间.tA (读出时间):从给出有效地址后,经过译码电路.驱动电路的延迟,到读出所选单元内容,并经I/O电路延迟,直到数据在外部数据总线上稳定出现所需的时间.显然,读出时间小于读周期时间.tCO (

转自:https://blog.csdn.net/Firefly_cjd/article/details/79825869 以太网PHY寄存器分析    1 1.以太网PHY标准寄存器分析    2 1.1 Control Register    2 1.2 Status register    5 1.3 PHY Identifier Register    8 1.4 Auto-Negotiation Advertisement Register    8 1.5 Auto-Negotiat

嗯,实验室的嵌入式项目需要写设备驱动,我分到了网络驱动的活,写一个适配SylixOS的(这里夸一句,这个真是国内相当不错的嵌入式实时操作系统了)MPC8377的网卡驱动,说实话原来从来没接触过写驱动的事情,更别说复杂的网卡驱动了.所以准备先看看人家写的东西,明确一下概念.讲道理来说现在真的连网卡是啥都不知道. 第一天看了看SylixOS的arm2440的dm9000的网卡驱动,内核的网络协议栈用的是lwip.大概看了看整个驱动的框架……有了个大概的印象,然后又请教了sylixOS的工程师很多问题

一.PHY PHY((Physical Layer,PHY))是IEEE802.3中定义的一个标准模块,STA(station management entity,管理实体,一般为MAC或CPU)通过SMI(Serial Manage Interface)对PHY的行为.状态进行管理和控制,而具体管理和控制动作是通过读写PHY内部的寄存器实现的.一个PHY的基本结构如下图: PHY是物理接口收发器,它实现OSI模型的物理层.IEEE-802.3标准定义了以太网PHY.包括MII/GMII(介质独