最近在做万年历,用到实时时钟DS1302模块,花了两天时间看资料和写驱动,想记录一下我的学习经过,顺便做一下总结. 首先就是在图书馆查各种资料,于是查到的大多是这些,主要时硬件方面的资料: 其实能查到很多资料,但是能为我们所用的不是很多.在使用一个芯片时,我一般时按照一下步骤去学习: 1.芯片介绍: 2.查看引脚定义: 3.外围电路 4.分析时序图: 5.模仿着编写驱动程序,然后自己动手写驱动. 6.实现功能. 下面我就按照这个顺序去学习这款芯片: 一.芯片介绍 DS1302是DALLAS(达拉

参考链接:https://blog.csdn.net/zhanghuaishu0/article/details/78505045 调试过程中发现 同一列上的按键 任意两个按键 按下 检测不到低电平(电平拉不下来),在网上找到一个类似的 资料说是:pin脚初始化时,配置的驱动能力不够.修改后测试正常了. 原GPIO初始化如下: nrf_gpio_cfg_output(GPIO0); 修改后如下: nrf_gpio_cfg( pin_number, NRF_GPIO_PIN_DIR_OUTPUT,

生产环境: 源数据库:RHEL + Oracle 11.2.0.3 目标数据库:HP-UX + Oracle 10.2.0.4   需求:迁移部分表  11.2.0.3-->10.2.0.4,若迁移范围内的有些表在目标库已经存在,则替换. 本次迁移数据量<1G. 初定方案:低版本的客户端连接到高版本数据库,用低版本导出,低版本导入.   1.采用初定方案,目标数据库所在服务器连接到源数据库,exp导出过程中报错. ZJCRNOPDB : sqlplus -version SQL*Plus: R

概念 继拟物化.扁平化(Flat Design).长阴影(Long Shadow)之后,低多边形(Low Poly)又火速掀起了最新设计风潮.这种设计风格在早期计算机建模和动效中就被广泛采用,在快要被遗忘之时,突然又流行了一把.Low Poly是一种复古未来派风格设计(它本身也可以称之为新唯美设计The New Aesthetic),又回到过去,又回到未来,在摇摆不定中寻找美学的平衡.繁荣发展的数字艺术,经历了一代又一代对“逼真”风格的无限追求,可他们永远无法做到逼真,因为他们进行的是模拟,此时

STM8S有许多定时器支持PWM输出,但在停止定时器后,IO口电平到底是多少呢?或高或低. 因此,为了确定PWM停止输出电平后其对应的值是多少,我们在停止PWM输出时需要对CCMR1寄存器进行设置. 例如, TIM2_Cmd(DISABLE); /*停止PWM后将电平拉为低电平*/ TIM2_ForcedOC1Config(TIM2_FORCEDACTION_INACTIVE); GPIO_WriteLow(GPIOC, GPIO_PIN_5); 即可. 恢复时候需要重新将定时器初始化 TIM2

关于STM32的I2C接口死锁在BUSY状态无法恢复的现象,网上已有很多讨论,看早几年比较老的贴子,有人提到复位MCU也无法恢复.只有断电才行的状况,那可是相当严重的问题.类似复位也无法恢复的情况是存在的,技术支持矢口否认问题存在,并不是正确面对问题的态度.比如我用这款F439芯片的SDRAM控制器,在错误操作后进入HardFault状态,复位无法恢复,JTAG也无法联机,只能断电重来,官方的Erratasheet里也提到了. 如果I2C接口无法可靠工作,那么所做的设计将存在严重隐患,不可能要求

GPIO的输入工作模式1——输入浮空模式: GPIO_Mode_IN_FLOATING =0x04 工作原理:配置完相应寄存器为此工作模式后,高低电平信号通过1处的IO口输入进去,由于寄存器配置了的缘故VDD处上拉和下拉均为断开状态.通过TTL施密特触发器后进入到3(输入数据寄存器)中,然后由MCU将数据读取. 适用场景:一般多用于外部按键输入; GPIO的输入工作模式2——输入上拉模式: GPIO_Mode_IPU =0x48 工作原理:配置完相应寄存器为此工作模式后,高低电平信号通过1处的I

    题外话:这几天天气突然转冷了.今天已是11月23日了,查查黄历,昨天(11月22日)刚好是小雪,一夜温度骤降,果然老祖先的经验有灵验!冬天来了,还是多加加衣服,注意保暖! 1.Abstract     前些天借用他人的一块MCS-51开发板来做实验,不想这块板子与我刚开始接触MCS-51的板子一样,实在是太亲切了!现在回过来看这块板子,功能算不上是太强大,麻雀虽小五脏俱全,该有的功能都有.于是又忍不住捣腾这块板子,倒不是写小程序一块,看着电路图,到处连线测试一下功能,从中体会下最初的学习

按常规,在51端口(P1.P2.P3)某位用作输入时,必须先向对应的锁存器写入1,使FET截止.一般情况是这样,也有例外.所谓IO口内部与电源相连的上拉电阻而非一常规线性电阻,实质上,该电阻是由两个场效应管并联在一起:一个FET为负载管,其阻值固定:另一个FET可工作在导通或截止两种状态(姑且叫可变FET).使其总电阻值变化近似为0或阻值较大(20千欧--40千欧)两种情况.当和端口锁存器相连的FET由导通至截止时,该阻值近似为0,可将引脚快速上拉至高电平:当和锁存器相连的FET由截止至导通时,

1.起始和停止条件: 起始信号:时钟线SCL为高电平时,数据线SDA从高电平拉到低电平,表示通信开始. 停止信号:时钟线SCL为高电平时,数据线SDA从低电平拉到高电平,表示通信结束. 2.时钟线的上升沿锁存数据.因此数据线SDA只能在时钟线SCL为低电平时发生翻转,在高电平时保持不变. 如图1所示. 图1  起始和停止条件 3.应答信号 在一个字节传输的8个时钟后的第9个时钟期间,接收器必须回送一个应答位(ACK)给发送器.如图2所示. 数据线SDA发送完8位数据之后,就不再驱动总线,此时数据

Verilog IIC通信实验笔记 Write by Gianttank 我实验的是 AT24C08的单字节读,单字节写,页读和页写,在高于3.3V系统中他的通信速率最高400KHZ的,我实验里用的是100KHZ的速率.图1是硬件原理图 图1  图2 图2是器件地址,我的原理图是A2接高. IIC通信协议中要注意的地方: 1. 当时钟线SCL 高电平时,如果把数据线SDA 从高电平拉到低电平,则表示通信开始(START):如果把数据线SDA 从低电平拉到高电平,则表示通信结束(STOP).SDA

本系统主要由FPGA主控模块.图像采集模块.图像存储模块以及图像显示模块等模块组成.其中图像采集模块选择OV7670摄像头模块,完成对视频图像的采集和解码功能,并以RGB565标准输出RGB 5:6:5信号:图像处理模块选用的FPGA是Altera 公司生产的Cyclone IV EP4CE10F17C8芯片,完成对整个系统的控制,将采集到的视频图像数据处理.存储以及发送到LCD显示屏上.图像存储模块使用256M存储空间的SDRAM进行视频图像数据存储.图像显示模块采用TFT4.3寸LCD液晶显

IIC协议解释 推荐资源: http://m.elecfans.com/article/574049.html       and       https://blog.csdn.net/firefly_cjd/article/details/51921129  (动态图讲解) (1)概述 I2C(Inter-Integrated Circuit BUS) 集成电路总线,该总线由NXP(原PHILIPS)公司设计,多用于主控制器和从器件间的主从通信,在小数据量场合使用,传输距离短,任意时刻只能有

一.HDMI基本概念1.HDMI标准的发展历史: 2002年12月9日,HDMI1.0版正式发布,标志着HDMI技术正式登上历史舞台. 2004年1月,HDMI1.1版发布. 2005年8月,HDMI1.2版发布. 2005年12月,HDMI1.2a版发布. 2006年6月,HDMI1.3版发布. 2009年6月,HDMI1.4版发布. 2010年3月,HDMI1.4a版发布,也是最新的一个版本.2.HDMI标准的主要特性和优势: 1.更好的抗干扰性能,能实现最长20米的无增益传输. 2.针对大

总线信号 :  SDA :串行数据线 SCL  :串行时钟 总线空闲状态 : SDA :高电平 SCL :高电平 起始位:SCL为高电平期间    SDA出现下降沿 终止位:SCL为高电平期间 SDA出现上升沿 数据传输 :SDA的数据在SCL高电平期间被写入从机.所以SDA的数据变化要发生在SCL低电平期间. IIC时钟频率:不高于400K 应答:当IIC主机(不一定是发送端还是接受端)将8位数据或命令传出后,会将SDA信号设置为输入,等待从机应答(等待SDA由高电平拉为低电平) 若从机正确应

/******************************************* 程序功能:利用单线制DS18B20温度传感器 LED数码管显示当前的温度值 ********************************************/ #include <reg51.h>                 //DS18B20温度传感器程序 code unsigned char seg7code[]={0xc0,0xf9,0xa4,0xb0,0x99,0x92, 0x82,0

版权声明:本文为博主原创文章,遵循 CC 4.0 BY-SA 版权协议,转载请附上原文出处链接和本声明.本文链接:https://blog.csdn.net/wzt_007/article/details/78622698通信分为四大步骤,握手.数据交换.准备结束.正式结束 如以下场景: 两个陌生人是进行沟通,为了显得更有主次关系,选取老板和新员工进行沟通的场景,老板一般占有主动权,而且手中有新员工的基本信息,比如姓名,年龄,性别等.沟通开始: 老板:“XXX,欢迎你加入我们公司,为公司注入新的

nRF51822 有一个硬件复位引脚和Debug 口SWDIO是共用的,名字叫做nReset. 实现硬件复位是怎样子的: 1.这个引脚引出来, 2.给这个引脚低电平, 3.从低电平拉到高电平,即复位. 其实就是给这个引脚一个低电平脉冲.

原文:玩转单片机 2019-08-24 16:50:29 越学到后面,基础知识更加不能忘记,温故而知新~~ 还记得当年的打印机,鼠标和调制解调器吗?他们都有巨大笨重的连接器和粗电缆,并且必须拧到你的电脑上.这些设备正是使用UART协议与计算机进行通信.虽然USB几乎完全取代了旧的电缆和连接器,但UART绝对没有过时.您会发现目前许多项目中使用UART的GPS模块.蓝牙模块和RFID读卡器模块等连接到Raspberry Pi,Arduino或其他微控制器上. 通用异步收发传输器(Universal

26.3.1  模式选择 该外设可以在以下四种模式之一 1)从机发送模式 2)从机接收模式 3)主机发送模式 4)主机接收模式 IIC协议时序 MSB:Most Significant Bit(最高有效位) 起始条件:SCL为高电平状态,SDA从高电平拉低 停止条件:SCL为高电平状态,SDA从低电平拉高 数据发送的顺序:先发送高位 I2C模块图 可以看出IIC模块中有: 1)数据寄存器.数据移位寄存器.比较器.PEC计算器 2)自己地址寄存器.双地址寄存器.PEC寄存器 3)数据控制单元 4)

*Serial Configuration Mode 串行配置模式分为:Master Serial 和 Slave Serial (如下图)两类: 两者的区别在与CCLK的输入输出方向:主动模式下为输出方向,从模式下为输入方向: Slave Serial模式最典型应用于串行菊花链或者用外部控制器和CPLD配置单个FPGA.Master Serial模式中,CCLK作为输出: 在Slave Serial 和 Master Serial 模式的时序图如下.Master DIN输入的第一个BIT0 代