使用logisim搭建单周期CPU与添加指令 搭建 总设计 借用高老板的图,我们只需要分别做出PC.NPC.IM.RF.EXT.ALU.DM.Controller模块即可,再按图连线,最后进行控制信号的处理,一个CPU就差不多搭完了.目前支持的指令集为{addu.subu.ori.lw.sw.beq.jal.jr.nop.lui.sb.lb.sh.lh} 下面分模块逐个分析 PC 本质上就是一个32位的寄存器,这里采用的是异步复位,所以直接把reset信号连在clear口. NPC 由于我的CP

从今天开始决定用面包板制作一个8位的CPU,实现几个简单的指令.我给自己分两大部分计划,第一部分是学习制作CPU的理论知识,第二部分是实践.并打算实施计划的同时用博客的方式记录下来.理论知识的部分重点不在于CPU的逻辑结构,而在于如何用具体材料搭建. 启蒙书籍:<编码——隐匿在计算机软硬件背后的语言上> 启蒙导师:Nico酱(霞之丘诗雨) 理论基础:<计算机组成原理> 参考视频:用面包板制作8-bit计算机 物料清单:CPU物料清单.xml 物料清单参考:https://eater

ALU是算术逻辑单元,是CPU中重要的一部分,因为CPU本质上就是不断重复最简单的计算.而我们这一版CPU的ALU部分更为简单,是一个只能做加法的ALU. 理论部分 我们需要一个能帮我们进行数学计算的电路设计.一旦打通了这一关,可以说你已经了解了计算机的全部,因为计算机所做的一切,就只有计算,更绝对一点说,计算的一切,也就只有加法.在这里我做一个大胆的假设,正在阅读这篇文章的你已经知道了二进制的含义,那如何给自己做一个8位二进制数的加法计算器呢?它大概应该是这个样子. 其实这不是一个新知识,我相

上一篇文章学习了总线的相关知识,途中ABC当时假设为一个个的8位寄存器.这一篇要学习怎么构建这个寄存器. 这分为两个三个部分,数据输入,寄存器,数据输出.首先不管输出,来看数据输入和寄存器这两个部分.[03触发器与锁存器]中讲了D型触发器,那么我们的寄存器(D寄存器)就由D锁存器(74LS74)构成,结构如下: 图中画了2位的寄存器,每一个部分就是一个1位的寄存器,如果一共8位的话就需要8个这样的1位寄存器.load端为0,那么数据端不论是多少,输出端Q都不会改变.如果load端为1,当时钟上沿

总线定义:总线(Bus)是计算机各种功能部件之间传送信息的公共通信干线,它是由导线组成的传输线束, 按照计算机所传输的信息种类,计算机的总线可以划分为数据总线.地址总线和控制总线,分别用来传输数据.数据地址和控制信号.总线是一种内部结构,它是cpu.内存.输入.输出设备传递信息的公用通道,主机的各个部件通过总线相连接,外部设备通过相应的接口电路再与总线相连接,从而形成了计算机硬件系统. 借着说总线,顺便看看成品图(截自教学视频).中间那四列8孔的就是总线,连接了所有需要往总线写入或者读出的组件,

555定时器是一种集成电路芯片,常被用于定时器.脉冲产生器和震荡电路.在CPU制作中作为pc(程序计数器)的主要组成部分.以下是我购买的NE555实拍图: NE555的针脚示意图: 555定时器各针脚功能定义: 引脚 名称 功能 1 GND(地) 接地,作为低电平(0V) 2 TRIG(触发) 当此引脚电压降至1/3VCC(或由控制端决定的阈值电压)时输出端给出高电平. 3 OUT(输出) 输出高电平(+VCC)或低电平. 4 RST(复位) 当此引脚接高电平时定时器工作,当此引脚接地时芯片复位

制作CPU的好多部分都用到了各种阻值的电阻,由于我选购的是色环电阻,即电阻表面涂上一定颜色的色环,来代表这个电阻的阻值.因此通过色环来快速识别电阻阻值需要作为储备知识,不然一堆电阻插在面包板上很快就乱了.下图为我选购电阻的实拍图. 四色环电阻计算: 色环电阻有四色.五色.六色三种,我选购的为四色环电阻,因此下面介绍一下四色换电阻的计算方式. 四色环电阻的前三环的颜色范围都是:黑0 棕1 红2 橙3 黄4 绿5 蓝6 紫7 灰8 白9:第四环的颜色范围是:金5%, 银10%,无20%,代表误差.各

电解电容: 多数在1μF以上,直接用数字表示.如:4.7μF.100μF.220μF等等.这种电容的两极有正负之分,长脚是正极. 独石电容: 独石电容器是多层陶瓷电容器的别称, 简称MLCC 读数方法:把"色环表示法"用到电容上来:这又是一种巧妙的演绎!我们在一些瓷片电容上往往看到这样的标记:"103","104","473"等,这里,第三个数字(个位数字)并非通常理解的个位数,它和四色环电阻的第三环一样,告诉人们前两位数字后

本篇学习了两种锁存器:SR Latch和D Latch,一种触发器:D flip flop SR Latch:SR—锁存器 初始状态下,S和R都为0,Q和Q‘随机有一个为1另一个 为0(取决于电流速度).当把S弄成1后,Q为1,此后无论S怎么变化Q都为1.对R也是如此. 一句话总结就是:输出端可以记住S和R最后一次为1的是哪个.这个记住就是存了. D Latch:D—锁存器 此为对SR锁存器的优化,D相当于原来的S和R,这不但方便操作,还屏蔽了S和R均为1这种不规范操作. EN是enable的意

使用Verilog搭建一个单周期CPU 搭建篇 总体结构 其实跟使用logisim搭建CPU基本一致,甚至更简单,因为完全可以照着logisim的电路图来写,各个模块和模块间的连接在logisim中非常清楚.唯一改变了的只有GRF和DM要多一个input PC端口,用来display的时候输出PC值:IFU同理多了一个output PC,用来把PC的值传给GRF和DM.其他的模块我都是直接对着logisim原封不动地用Verilog重新实现了一遍.目前支持指令集{addu.subu.ori.lw

1. CPU的组成与功能 2. 数据通路 概念:执行部件间传送信息的路径,分共享通路(总线)和专用通路 抽象模型:时钟驱动下,A --> 组合逻辑 --> B D触发器定时模型: 时钟触发前要稳定一段时间:建立时间(Setup Time) 时钟触发后要稳定一段时间:保持时间(Hold Time) 时钟触发到输出稳定的时间:触发器延迟(Clk_to_Q) 与时钟周期的关系: 时钟周期 > Clk_to_Q + 关键路径时延 + Setup Time Clk_to_Q + 最短路径时延 &g

本文讲的是计算机学生怎么自学专业课,说长点就是该如何借助网络上已有的高质量学习资源(主要是公开课)来系统性的来点亮自己的CS技能树.这篇文章完全就是一篇自学性质的指南,需要对编程充满热情,起码觉得编程是件乐事.兴趣是大前提,后面讲解的很多知识都是比较"硬核"的,保持热情才能啃下去. 写作背景 下面是小作文时间,不想看可以活用博客的悬浮目录功能跳到"分科目讨论"章节处: 这篇文章本来是写给 ACM 集训队里的学弟学妹们看的,一开始觉得写的并不是非常好,所以只在集训队内

<30天自制操作系统>笔记(06)——CPU的32位模式 进度回顾 上一篇中实现了启用鼠标.键盘的功能.屏幕上会显示出用户按键.点击鼠标的情况.这是通过设置硬件的中断函数实现的,可以说硬件本身的设计就具有事件驱动的性质,所以软件层面上才有基于事件的消息机制. 但上一篇没有说明中断的来龙去脉,本篇就从头到尾描述一下CPU与此相关的设置问题. Segment 32位的CPU使用32条地址线,能区分232=4G个内存地址.每个内存地址都有1Byte的内容. 分段,就是将4GB的内存分成很多块(blo

最近在看日本人的那本书<CPU自制入门>就开始自己捣鼓.把工程方到QuartusII 里面后发现编译不通过,总是提示找不到头文件.工程的目录架构是这个样子的 而.v文件中的.h 是这么包含的 /********** 共通ヘッダファイル **********/ `include "nettype.h" `include "stddef.h" `include "global_config.h" /********** 個別ヘッダファイル

目录 一.前景回顾 二.实模式和保护模式 一.前景回顾 在之前我们说到,loader的作用才是读取加载操作系统内核,那么我们的重心就应该是loader.S文件,其实我们接下来也的确是会往loader.S中不断填充代码.只是现在我不想开门见山就去开始完善loader.S,对于初学者来说,知其然更要知其所以然,如果我说接下来要开始往loader里面填充全局描述符表等一系列数据结构,可能大多数人是比较懵的,这个东西是什么?有什么作用?所以,我觉得有必要花费一些章节来讲解一下CPU的三种模式,当你了解了

<30天自制操作系统>笔记(02)——导入C语言 进度回顾 在上一篇,记录了计算机开机时加载IPL程序(initial program loader,一个nas汇编程序)的情况,包括IPL代码(helloos.nas).编译生成helloos.img文件.用虚拟机QEMU加载helloos.img.制作U盘启动盘和用物理机加载helloos.img. 计算机启动时会自动加载和执行IPL程序,但IPL程序只能占用512字节.若直接用IPL写OS,空间不够用.所以IPL程序一般用于将真正的OS程序

<30天自制操作系统>笔记(01)——hello bitzhuwei's OS! 最初的OS代码 ; hello-os ; TAB=4 ORG 0x7c00 ; 指明程序的装载地址 ; 以下这段是标准FAT12格式软盘专用的代码 JMP entry DB 0x90 DB "HELLOIPL" ; freeparam 启动区的名称可以是任意的字符串(8字节) DW ; 每个扇区(sector)的大小(必须为512字节) DB ; 簇(cluster)的大小(必须为1个扇区)

继电器是如何成为CPU的(2) ——<穿越计算机的迷雾>整理和总结 上一篇已经从电池.开关.灯泡和继电器开始,画出了设计CPU所需的基本器件.这些器件将成为设计CPU的砖瓦木料.这一篇就用这些基本器件做一个CPU的雏形. 本篇所需基础器件 传输门 下图所示的传输门的作用是:当左边的"~1G"端输入为0时,左侧的1A4.1A3.1A2.1A1会直接传输到右侧对应的1Y*,就像一条线直接从1A*连接到1Y*一样:当左边的"~1G"端输入为1时,左侧的1A4.

qq:992591601 欢迎交流 2016-03-31作 2016-06-01.2016-06-27改 我总结了些基本原理: 1.软盘的第一个扇区为启动区 2.计算机读软盘是以512字节为单位来读写,所以第一个扇区为512字节 3.一张软盘1440KB,2880个扇区 4.第一扇区为启动区,加载操作系统用 5.启动区结束标志位55AA 一个简单的开机引导程序(这个算是很基本的了): ; hello-os ; TAB=4 ORG 0x7c00 ; bios 将程序加载到0x7c00 + 偏移地址

本文转自陈皓老师的个人博客酷壳:http://coolshell.cn/articles/10249.html 7个示例科普CPU Cache (感谢网友 @我的上铺叫路遥 翻译投稿) CPU cache一直是理解计算机体系架构的重要知识点,也是并发编程设计中的技术难点,而且相关参考资料如同过江之鲫,浩瀚繁星,阅之如临深渊,味同嚼蜡,三言两语难以入门.正好网上有人推荐了微软大牛Igor Ostrovsky一篇博文<漫游处理器缓存效应>,文章不仅仅用7个最简单的源码示例就将CPU cache的原