OC(Open Collector)门又叫集电极开路门,主要针对的是BJT电路(从上往下依次是基极,集电极,发射极)OD(Open Drain)门又叫漏极开路门,主要针对的是MOS管(从上往下依次是漏极.栅极.源极)线与逻辑指的是两个输出端直接互联就可以实现“AND”的功能,如下图如果按照该图的做法直接互联的话,会导致形成阻值低的通道,产生大电流,电路会出现问题的那么这个时候就用到了OD门, 通常CMOS门电路都有反相器作为输出缓冲电路,如上图所示,如果将两个CMOS与非门G1和G2的输出端连接

 1.RS232电平 或者说串口电平,有的甚至说计算机电平,所有的这些说法,指得都是计算机9针串口 (RS232)的电平,采用负逻辑, -15v ~ -3v 代表1 +3v ~ +15v 代表0 2.RS485电平和RS422电平 由于两者均采用差分传输(平衡传输)的方式,所以它们的电平方式,一般有两个引脚 A,B 发送端 AB间的电压差 +2 ~ +6v:1 -2 ~ -6v:0 接收端 AB间的电压差 大于 +200mv  1 小于 -200mv  0 定义逻辑1为B>A的状态: 定义逻辑0

reprint from:http://blog.csdn.net/hemeinvyiqiluoben/article/details/9253249 TTL和COMS电平匹配以及电平转换的方法 一．TTL TTL集成电路的主要型式为晶体管-晶体管逻辑门(transistor-transistor logic gate),TTL大部分都采用5V电源. 1.输出高电平Uoh和输出低电平Uol Uoh≥2.4V,Uol≤0.4V 2.输入高电平和输入低电平 Uih≥2.0V,Uil≤0.8V 二．C

TTL电平和CMOS电平总结 1,TTL电平:          输出高电平>2.4V,输出低电平<0.4V.在室温下,一般输出高电平是3.5V,输出低电平是0.2V.最小输入高电平和低电平:输入高电平>=2.0V,输入低电平<=0.8V,噪声容限是0.4V. 2,CMOS电平: 1逻辑电平电压接近于电源电压,0逻辑电平接近于0V.而且具有很宽的噪声容限. 3,电平转换电路:          因为TTL和COMS的高低电平的值不一样(ttl 5v<＝＝>cmos 3.

1.对于同步fifo,每100个cycle可以写入80个数据,每10个cycle可以读出8个数据,fifo的深度至少为? 写时钟频率 w_clk, 读时钟频率 r_clk, 写时钟周期里,每B个时钟周期会有A个数据写入FIFO 读时钟周期里,每Y个时钟周期会有X个数据读出FIFO 则,FIFO的最小深度是? 计算公式如下: fifo_depth = burst_length - burst_length * X/Y * r_clk/w_clk 例举说明: 如果100个写时钟周期可以写入80个数据

一．TTL TTL集成电路的主要型式为晶体管-晶体管逻辑门(transistor-transistor logic gate),TTL大部分都采用5V电源.1.输出高电平Uoh和输出低电平UolUoh≥2.4V,Uol≤0.4V2.输入高电平和输入低电平Uih≥2.0V,Uil≤0.8V二．CMOSCMOS电路是电压控制器件,输入电阻极大,对于干扰信号十分敏感,因此不用的输入端不应开路,接到地或者电源上.CMOS电路的优点是噪声容限较宽,静态功耗很小.1.输出高电平Uoh和输出低电平UolUoh

最近看IIC原理,释放一词经常用遇到,在nxp的标准中也有看到,有点疑惑,因此百度,在百度知道中,有大佬的解释,可以看看何为“释放”,结合数字电子技术,应该可以理解了. 下面总结了一下三个解释何为“释放”的原文: 1. iic 注意到一点,硬件上总线的输出级必须是漏极开路或集电极开路,这就让总线具备线与功能.线与:顾名思义就是“与操作”,那么当总线上只要存在一个低电平,整个总线上的电平都会被拉低,而只有保持总线所有设备都为高电平,整个总线的电平才会为高电平,这也是高电平被定义默认电平的原因.因此

中断,GPIO,I2C等一般都是OC或者OD门,芯片内部无上拉电阻时,则外部必须加上拉电阻才能输出高电平.一般I/O端的驱动能力在2-4mA量级,OC或者OD门的导通电压为0.4V左右,手机中加在上拉电阻上的电压一般都是2.8V,上拉电阻的最小值不能低于800R(2.8-0.4V/3mA=0.8K),5V电压时,则不能低于1.5K(5-0.4V/3mA=1.5K).中断和GPIO信号本身,只需要产生一个高电平即可,不需要驱动设备,上拉电阻可以取大点,减小功耗,但须注意上拉电阻不能太大,否则会和P

1.同步电路和异步电路的区别是什么? 异步电路:主要是组合逻辑电路,用于产生地址译码器.FIFO或RAM的读写控制信号脉冲,但它同时也用在时序电路中,此时它没有统一的时钟,状态变化的时刻是不稳定的,通常输入信号只在电路处于稳定状态时才发生变化.也就是说一个时刻允许一个输入发生变化,以避免输入信号之间造成的竞争冒险.电路的稳定需要有可靠的建立时间和持时间,待下面介绍. 同步电路:是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路,其所有操作都是在严格的时钟控制下完成的.这些时序电路共享同一

参考:http://www.elecfans.com/baike/bandaoti/jichuzhishi/20100304178298.html OC门,又称集电极开路门,Open Collector,还有OD门(Open Drain,漏极开路门,对场效应管而言). 即集电极开路门电路必须外界上拉电阻和电源才能将开关电平作为高低电平用.否则它一般只作为开关大电压和大电流负载,所以又叫做驱动门电路. 输出端可以实现线与连接:oc门必须外接负载电阻和电源才能正常工作. 集电极开路输出的结构如图1所

#pragma mark - Day06_01_点语法 1. 点语法. 1). 如果要访问对象的属性,还要去调用属性对应的setter getter方法.好烦躁好烦躁. 2). 点语法的作用: 快速调用属性的getter setter方法. 3). 语法: 对象名.去掉下划线属性名; 如果是赋值,就自动调用这个属性对应的setter方法. 如果是取值,就自动调用这个属性对应的getter方法. 2. 使用点语法快速的调用setter方法为属性赋值 对象名.去掉下划线的属性名 = 数据; MKPe

类别 描述 检视规则 原理图需要进行检视,提交集体检视是需要完成自检,确保没有低级问题. 检视规则 原理图要和公司团队和可以邀请的专家一起进行检视. 检视规则 第一次原理图发出进行集体检视后所有的修改点都需要进行记录. 检视规则 正式版本的原理图在投板前需要经过经理的审判. 差分网络 原理图中差分线的网络,芯片管脚处的P和N与网络命令的P和N应该一一对应. 单网络 原理图中所有单网络需要做一一确认. 空网络 原理图中所有空网络需要做一一确认. 网格 1.原理图绘制中要确认网格设置是否一致.   

类别 描述 检视规则 原理图需要进行检视,提交集体检视是需要完成自检,确保没有低级问题. 检视规则 原理图要和公司团队和可以邀请的专家一起进行检视. 检视规则 第一次原理图发出进行集体检视后所有的修改点都需要进行记录. 检视规则 正式版本的原理图在投板前需要经过经理的审判. 差分网络 原理图中差分线的网络,芯片管脚处的P和N与网络命令的P和N应该一一对应. 单网络 原理图中所有单网络需要做一一确认. 空网络 原理图中所有空网络需要做一一确认. 网格 1.原理图绘制中要确认网格设置是否一致.   

Frm: https://blog.csdn.net/qq_27745395/article/details/76687175 http://baijiahao.baidu.com/s?id=1598897843430331528&wfr=spider&for=pc 1. TTL TTL集成电路的主要型式为晶体管-晶体管逻辑门(Transistor-Transistor Logic gate),TTL采用5V电源. 输出高电平Uoh和输出低电平Uol      UOH ≥ 2.4V,   

类别 描述 检视规则 原理图需要进行检视,提交集体检视是需要完成自检,确保没有低级问题. 检视规则 原理图要和公司团队和可以邀请的专家一起进行检视. 检视规则 第一次原理图发出进行集体检视后所有的修改点都需要进行记录. 检视规则 正式版本的原理图在投板前需要经过经理的审判. 差分网络 原理图中差分线的网络,芯片管脚处的P和N与网络命令的P和N应该一一对应. 单网络 原理图中所有单网络需要做一一确认. 空网络 原理图中所有空网络需要做一一确认. 网格 1.原理图绘制中要确认网格设置是否一致.   

1.Noise Margin 不管是TTL还是CMOS Logic Level,都会有门限.如,5V CMOS的VoutH > 4.4V, VoutL <0.33V;而它对应的输入电平VinH >3.5 , VinL <1.5V.所以,这里5V COMS的noise margin为VnH=4.4-3.5=0.9V. 为什么要有Noise Margin?因为信号在传输的时候会有噪音引入,同时,肯能会因为线路阻抗的不匹配而有发射信号在传输线上回荡.原本4.4V的高电平,加些乱七八糟的信

本文来自cairang45的博客,讲述了STM32的GPIO口的输出开漏输出和推挽输出, 作者博客:http://blog.ednchina.com/cairang45 本文来自: 高校自动化网(Www.zdh1909.com) 详细出处参考(转载请保留本链接):http://www.zdh1909.com/html/MCS51/2944.html STM32的GPIO口的输出:开漏输出和推挽输出 >>推挽输出:可以输出高,低电平,连接数字器件 >>开漏输出:输出端相当于三极管的集

I2C只用两条线(SDA和SCL)在连接到总线上的设备之间传送数据.每一个设备都由唯一的地址来识别(不管是微处理器.LCD驱动器.存储器或者键盘接口),并且可以依照设备的功能作为发送器或者接收器使用.LCD驱动器可能只是个接收器,而存储器可以发送和接受数据.除了发送器和接收器,当传送数据时设备还可以作为主机或者从机.主机就是初始化数据传输和产生时钟信号的设备,在那个时刻,任何被寻址的设备都是从机.        I2C总线是一个多主机总线.意味着可以连接多个可以控制总线的设备到总线上.主机通常是

概述: I²C 是Inter-Integrated Circuit的缩写,发音为"eye-squared cee" or "eye-two-cee" , 它是一种两线接口. I²C 只是用两条双向的线,一条 Serial Data Line (SDA) ,另一条Serial Clock (SCL). SCL:上升沿将数据输入到每个EEPROM器件中:下降沿驱动EEPROM器件输出数据.(边沿触发) SDA:双向数据线,为OD门,与其它任意数量的OD与OC门成&quo

概述: I²C 是Inter-Integrated Circuit的缩写,发音为"eye-squared cee" or "eye-two-cee" , 它是一种两线接口. I²C 只是用两条双向的线,一条 Serial Data Line (SDA) ,另一条Serial Clock (SCL). SCL:上升沿将数据输入到每个EEPROM器件中:下降沿驱动EEPROM器件输出数据.(边沿触发) SDA:双向数据线,为OD门,与其它任意数量的OD与OC门成&quo