出处:http://www.douban.com/note/248637026/ ----------------------------------------------------------------------------------------------- 作者:prife感谢:hexlog@gmail.com--------------------------------------------------------------------------------------

处女座,为了板子走线美观,拉线方便,在项目量产前,还更改了原来外设的IO口,埋头苦干一天,移植ok,发现PB3一直不听使唤,好,加班检查代码,检查初始化,时钟,IO对应,然后试PCB板,是否短路,断路等等等,试遍了,纹丝不动,拉不高也拉不低...这是为什么呢,百度一下,才发现,PB3是JTAG口之一,需要把IO重映射为普通IO口使用,于是看着大大神们的帖子,回答,代码中,加入了以下两句话: RCC_APB2PeriphClockCmd(RCC_APB2Periph_AFIO, ENABLE);

PC并行口各阵脚定义: 1.选通,PC->Printer 2-9 数据(D0-D7) 10.应答(ACK),Printer->PC 11.忙(BUSY),Printer->PC 12.无纸(PE),Printer->PC 13.联机(SLCT),Printer->PC 14.自动换行(AUTO FD),PC->Printer 15.错误(ERROR),Printer->PC 16.初始化(INIT),PC->Printer 17.选择输出(SELECT IN

void VP1_EDMA(int displayMode,unsigned int w,unsigned int h) {      unsigned int i=0,k=0;  EDMA_Handle handle;  EDMA_Handle handle2;  EDMA_Config myEdmaConfig;       handle= EDMA_open(EDMA_CHA_VP1EVTYA, EDMA_OPEN_RESET);     handle2 = EDMA_allocTable

软件MDK5 stm32的pack     打开MDK,添加工程 一.首先找到Project的Options选项,里面的Debug选为Use Simulator,也就是选择软件仿真. 然后再Logic Analyzer的Setup选项里添加你要观察分析的IO,如PORTA.0.开始仿真后会看到逻辑分析窗口出现波形,调整Zoom的In或者Out就可以看到了 ①点开debug

1.先讲解74LS164 移位芯片: 74HC164.74HCT164 是 8 位边沿触发式移位寄存器,串行输入数据,然后并行输出. 数据通过两个输入端(DSA 或 DSB)之一串行输入:任一输入端可以用作高电平使能端,控制另一输入端的数据输入.两个输入端或者连接在一起,或者把不用的输入端接高电平,一定不要悬空. 时钟 (CP) 每次由低变高时,数据右移一位,输入到 Q0, Q0 是两个数据输入端(DSA和 DSB)的逻辑与,它将上升时钟沿之前保持一个建立时间的长度. 主复位 (MR) 输入端上

转自:http://www.cnblogs.com/linjie-swust/archive/2012/03/01/FPGA.html 1.1  概述 在高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛.因此,FPGA时序约束中IO口时序约束也是一个重点.只有约束正确才能在高速情况下保证FPGA和外部器件通信正确. 1.2  FPGA整体概念 由于IO口时序约束分析是针对于电路板整个系统进行时序分析,所以FPGA需要作为一个整体

1.1  概述 在高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛.因此,FPGA时序约束中IO口时序约束也是一个重点.只有约束正确才能在高速情况下保证FPGA和外部器件通信正确. 1.2  FPGA整体概念 由于IO口时序约束分析是针对于电路板整个系统进行时序分析,所以FPGA需要作为一个整体分析,其中包括FPGA的建立时间.保持时间以及传输延时.传统的建立时间.保持时间以及传输延时都是针对寄存器形式的分析.但是针对整个系统F

需要在ZStack 协议栈里使用PWM,于是使用其16bit的timer 1来实现之.使用 P1_0口输出,使用的是正计数/倒计数模式,占空比为50%.代码如下: #include <ioCC2530.h> /*使用P1_0口为输出.外设端口,来输出PWM波形*/ void init_port(void) { P1DIR |= 0x01; // p1_0 output P1SEL |= 0x01; // p1_0 peripheral P2SEL &= 0xEE; // Give pr

转载地址:http://www.cnblogs.com/linjie-swust/archive/2012/03/01/FPGA.html 1.1  概述 在高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛.因此,FPGA时序约束中IO口时序约束也是一个重点.只有约束正确才能在高速情况下保证FPGA和外部器件通信正确. 1.2  FPGA整体概念 由于IO口时序约束分析是针对于电路板整个系统进行时序分析,所以FPGA需要作为一个

IO口操作是单片机实践中最基本最重要的一个知识,本篇花了比較长的篇幅介绍IO口的原理. 也是查阅了不少资料,确保内容正确无误,花了非常长时间写的. IO口原理原本须要涉及非常多深入的知识,而这里尽最大可能做了简化方便理解.这样对于以后解决各种IO口相关的问题会有非常大的帮助. IO口等效模型是本人独创的方法.通过此模型,能有效的减少对IO口内部结构理解的难度.而且经查阅资料确认,这样的模型和实际工作原理基本一致. =========================================

1.1  概述 在高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛.因此,FPGA时序约束中IO口时序约束也是一个重点.只有约束正确才能在高速情况下保证FPGA和外部器件通信正确. 1.2  FPGA整体概念 由于IO口时序约束分析是针对于电路板整个系统进行时序分析,所以FPGA需要作为一个整体分析,其中包括FPGA的建立时间.保持时间以及传输延时.传统的建立时间.保持时间以及传输延时都是针对寄存器形式的分析.但是针对整个系统F

STM32F103ZET6 一共有7组IO口(有FT的标识是可以识别5v的) 每组IO口有16个IO 一共16*7=112个IO 4种输入模式: (1) GPIO_Mode_AIN 模拟输入 (2) GPIO_Mode_IN_FLOATING 浮空输入 (3) GPIO_Mode_IPD 下拉输入 (4) GPIO_Mode_IPU 上拉输入 4种输出模式: (5) GPIO_Mode_Out_OD 开漏输出 (6) GPIO_Mode_Out_PP 推挽输出 (7) GPIO_Mode_AF_

1A2C多口充 紫米USB充电器65W桌面快充版评测 2019年10月04日 07:48 1786 次阅读 稿源:充电头网 1 条评论 https://www.cnbeta.com/articles/tech/895783.htm 充电头 也这么多讲究呢 自己的确知道的太少了. 现如今,人手一台手机,有些数码产品重度用户甚至有多台手机.笔记本电脑.游戏掌机等设备.设备多充电器也多,有些插线板插孔太少导致不够用,有些插线板插孔间距太小,多个充电器无法同时共用,这时就需要一台大功率的多口充电器了.

1.1  概述 在高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛.因此,FPGA时序约束中IO口时序约束也是一个重点.只有约束正确才能在高速情况下保证FPGA和外部器件通信正确. 1.2  FPGA整体概念 由于IO口时序约束分析是针对于电路板整个系统进行时序分析,所以FPGA需要作为一个整体分析,其中包括FPGA的建立时间.保持时间以及传输延时.传统的建立时间.保持时间以及传输延时都是针对寄存器形式的分析.但是针对整个系统F

1. 特性  支持 1A1C  支持 USB-A 和 TYPE-C 双端口输出  单口输出支持全部快充协议  双口同时插入时降压到 5V  快充规格  集成 QC2.0/QC3.0/QC4/QC4+输出快充协议 -支持 Class A 和 Class B 电压等级  集成 FCP 输出快充协议  集成 SCP 输出快充协议  集成 AFC 输出快充协议  集成 MTK PE+ 1.1&2.0 输出快充协议 -PE+ 2.0:5V~20V(0.5V/Step)配置 - PE+ 1.1:5V,7V,

51单片机I/O引脚IO口工作原理 一.51单片机管脚p0.p1.p2.p3口区别如下: 1.意思不同P0口作输出口用时,需加上拉电阻.P0口有复用功能.当对外部存储器进行读写操作时,P0口先是提供外部存储器的低8位地址,供外部存储器地址锁存器锁存,然后充当数据线,用于写出或读入数据.P1口.P2口

耗时一上午时间对HOT大叔昨晚的群课内容进行温故并整理,现将其上传,若想看直播可到下面链接处下载:http://bbs.21ic.com/icview-229746-1-1.html        成功的路子基本相似,失败的经历各不相同,望楼下不要盲目顶贴,有失败经验的在这里以如下格式记录:①软件环境 ②硬件环境 ③现象描述 ④解决方法 ⑤一点建议 从而使得刚刚开始入门的人少走弯路,谢谢! 整理内容摘录:   整理笔记PDF版下载处: 菜农群课笔记之ICP与ISP----20110412.pdf

焊接心得挺不错的,可以学习到了 事情起因 某日在调试stm32的时候,错将5v接入3.3v电源输入,开发板烧掉.而且因为jlink没拔掉,也一同阵亡了.光烧了个芯片把整个板换掉太亏,遂打算动手修复. 坏掉的J-Link 学习修复J-Link 厚着脸皮向jlink卖家要原理图,卖家表示他也没有 网上找资料,只找到部分f072和f103的相似原理图,pcb不一样. 看原理图可知布线其实很简单,没有pcb也不要紧,只要找到供下载固件的SWD口(或TX RX),并引出,下载固件即可. 万用表加手电筒抄板

本文讲述的是如何从零开始,使用keil建立一个简单的STM32的工程,并闪烁LED灯,给小白看. 第零步,当然首先你得有一个STM32的板子,其IO口上接了一个LED... 第一步,建立一个文件夹0.0 第二步,打开keil,建立工程 在弹出来的对话框中选择你所用的STM32的芯片. 在接下来弹出来的对话框中选择是,这样keil就帮我们建立好了启动文件. 第三步,新建一个main.c文件,并添加到工程中. 点击New按钮,建立一个文本文件. 在建立的文本文件中输入C中的main函数 点击保存 保