0. 引言 0.1 本文内容 基于SOGI函数,将s域传递函数转换为离散的z域函数,并以m语言形式进行实现,在simulink中封装为m-function并进行验证 0.2 学到什么 离散化方法 函数程序实现方法 1. SOGI简介 以TI官方文档中单相锁相环中SOGI应用为例 框图如下所示 正弦信号经过SOGI可得到同相信号及正交信号 2. 传递函数 同相传递函数 \[H_{d}(s)=\frac{v^{\prime}}{v}(s)=\frac{k \omega_{n} s}{s^{2}+k

%锁相环测试 %模拟相位解调 clear close all clc fs=1000; %采样率 tend=100; t=0:1/fs:tend; t(end)=[]; fc=1; %载波频偏 fb=100; %PM调制信号频率 gain=0.2; %锁相环输入增益 EbN0=20; [b,a]=cheby2(3,30,0.2); %切比雪甫滤波器 num=gain*b; den=conv([1 -1],a)+[num,0]; pole=roots(den); abs(pole) %计算系统稳定

在XS128的SCI学习的过程中,INIT_PLL()显得很重要,初始化锁相环几乎在每个程序中都有,今天看的程序-初始化锁相环的相关代码如下: /*******************************************/ /* 初始化锁相环 */ /*******************************************/ void INIT_PLL() { CLKSEL &= 0X7F; PLLCTL &= 0X8F; CRGINT &= 0XDF;

随着数字电路技术的发展,数字锁相环在调制解调.频率合成.FM 立体声解码.彩色副载波同步.图象处理等各个方面得到了广泛的应用.数字锁相环不仅吸收了数字电路可靠性高.体积小.价格低等优点,还解决了模拟锁相环的直流零点漂移.器件饱和及易受电源和环境温度变化等缺点,此外还具有对离散样值的实时处理能力,已成为锁相技术发展的方向. 所谓数字PLL,就是指应用于数字系统的PLL,也就是说数字PLL中的各个模块都是以数字器件来实现的,是一个数字的电路. 数字锁相环的优点是电路最简单有效,可采用没有压控的晶振,

什么是锁相环? PLL(Phase Locked Loop): 为锁相回路或锁相环,用来统一整合时脉讯号,使高频器件正常工作,如内存的存取资料等.PLL用于振荡器中的反馈技术. 许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步.一般的晶振由于工艺与成本原因,做不到很高的频率,而在需要高频应用时,由相应的器件VCO,实现转成高频,但并不稳定,故利用锁相环路就可以实现稳定且高频的时脉冲讯号. 锁相环主要作用: 单片机使用锁相环(PLL)功能能够获得更高的总线频率,这对于需要提高单片

实验现象: 利用Quartus内部组件生成锁相环,用SignalTap II进行校验. 核心代码: module pll( input clk_25m, output clk_100m, output clk_50m, output clk_25m_out, output clk_12_5m, output clk_6_25m ); //--------------------my_pll--------------------------------// my_pll u1( .inclk0(

实验现象: 利用Quartus内部组件生成锁相环,用SignalTap II进行校验. 核心代码: //--------------------Module_PLL--------------------// module PLL( input CLK_12M, output clk_48m, output clk_24m, output clk_12m, output clk_6m, output clk_3m ); //-----------------------pll----------

clc; clear all; % 仿真数据长度 SimLens = 1000; % 载波信号 Fs = 2400; Ts = 1 / Fs; Fsig = 60; % 随机初相 Delta_Phase = rand(1)*2*pi; SignalMod = exp(-1i*(Fsig/Fs * (1: SimLens) + Delta_Phase)); % 锁相环处理过程 Signal_PLL = zeros(SimLens, 1); NCO_Phase = zeros(SimLens, 1)

pi方法就是比例积分方法,关于pi方法介绍参考http://www.elecfans.com/dianzichangshi/20120909287851.html 锁相环pi方法原理参考http://wenku.baidu.com/view/86b9586fa76e58fafab003b7.html 关于系数的确定方法参考http://wenku.baidu.com/view/029d23425a8102d277a22f69.html 这次设计遇到了点麻烦,原因就在于从double型往定点型数据

约瑟夫环问题的具体描述是:设有编号为1,2,……,n的n个(n>0)个人围成一个圈,从第1个人开始报数,报到m时停止报数,报m的人出圈,才从他的下一个人起重新报数,报到m时停止报数,报m的出圈,……,如此下去,知道剩余1个人为止.当任意给定n和m后,设计算法求n个人出圈的次序. 一开始看到这这个题目就是觉得这是一个环形的,想到了用链表和用指针,然后看题目的要求是使用数组实现.就先暂时放弃用链表的办法,用数组实现之后再用链表来实现. 一开始的思路是: 1.建立一个长度为n的数组. 2.取出位置编号

实验指导书及代码包下载: http://pan.baidu.com/s/1boeODjx iCore3 购买链接: https://item.taobao.com/item.htm?id=524229438677

参考http://wenku.baidu.com/view/59420cb069dc5022aaea00bd.html 实现结构是参考的上边的实例,我用的全同步实现,实现过程中发现一些现象,做下记录. 原理图如下 在做的时候发现如果输入信号和时钟之间的相位在不同差值情况下,最后锁定的情况不同,通过调节H和N锁定情况也有不同,因为每次增加或减少半个周期(频率为N*f0)那么就会出现调节过头,之后会再调回来,这样一直处于正向调节和反向调节的循环中.那么就会有相位抖动的出现.

原地址:http://fangjian0518.blog.163.com/blog/static/559196562011210103455430/  PLL的作用? 答:LPC2000系列ARM内部都在PLL电路,将振荡器产生的时钟频率Fosc通过PLL升频,就可以获取更高的系统时钟(Fcclk),并且它 为整个系统及所有部件提供时钟.     PLL的工作原理? 答:1.由Fosc振荡器输入一个时钟信号: 2.经过相位频率检测,检测两路输入信号的相位频率,并根据差值,输出不同大小的电流信号:

嵌入式开发—C语言面试题 源地址:http://blog.csdn.net/xdx2ct1314/article/details/7358929   1. 用预处理指令#define 声明一个常数,用以表明1年中有多少秒(忽略闰年问题) #define SECONDS_PER_YEAR (60 * 60 * 24 * 365)UL 我在这想看到几件事情: 1). #define 语法的基本知识(例如:不能以分号结束,括号的使用,等等) 2). 懂得预处理器将为你计算常数表达式的值,因此,直接写出

NLP中关于语音的部分,其中重要的一点是语音信号从背景噪音中分离.比如在一个办公室场景中,有白天的底噪-类似于白噪音的噪音.空调的声音.键盘的啪啪声.左手边45度7米元的地方同事讨论的声音.右手边1.5米远处同事讨论的声音.打印机的声音.各种声音混杂在一起,从自然人的角度来分别,很容易做到区分各种声音. 以自然人的观点来看,不自觉的感知中使用了空间传播模型和声音模式识别,具体的机理暂时没能搞清楚.以一般人的能力看来,区分特定的人的声音是简单从容的,一般只要记得曾经听过即可.且可以在嘈杂的环境中持

         4046系IC(下简称4046),包括最常见的CD4046(HEF4046),可以工作在更高频的74(V)HC4046,以及冷门而且巨难买到的74HC(T)7046和74HCT9046(下文简单介绍),是工作在较低频率的模拟CMOS锁相环IC,被广泛应用在谐振功率变换器控制,FM解调以及频率合成等场合,也经常被单纯地当成VCO来使用,虽然我也不是很懂为什么要放着性能更好的专用VCO IC不用而非要把一个PLL的鉴相器浪费掉然后抽出VCO来用.然而我在应用这样一款常用的IC进行设

转载自 http://blog.sina.com.cn/s/blog_6ebd49350100q6xw.html STM32时钟理解 一.硬件上的连接问题 如果使用内部RC振荡器而不使用外部晶振,请按照如下方法处理: 1)对于100脚或144脚的产品,OSC_IN应接地,OSC_OUT应悬空.2)对于少于100脚的产品,有2种接法:   i)OSC_IN和OSC_OUT分别通过10K电阻接地.此方法可提高EMC性能.   ii)分别重映射OSC_IN和OSC_OUT至PD0和PD1,再配置PD0

在学习FPGA的过程中,最简单最基本的实验应该就是分频器了, 同时分频器也是FPGA设计中使用频率非常高的基本设计之一, 尽管在芯片厂家提供的IDE中集成了锁相环IP, 如altera 的PLL,Xilinx ISE的DLL或者vivado中的clock来进行时钟的分频,倍频以及相移. 但是对于时钟要求不高的逻辑,通过语言进行时钟的分频相移显得十分方便, 这种方法可以节省芯片内部的锁相环资源,再者,通过语言设计进行时钟分频,可以锻炼我们对verilog的熟练和理解程度. 偶数倍分频:实现起来比较

转载请注明来源:cuixiaolei的技术博客 嵌入式系统编程入门 微控制器是如何启动的 为了保存编译号的二进制程序代码,大多数的现代微控制器都会包含片上flash存储器.有些微控制器还可能有一个独立的启动ROM,里面装有Bootloader程序.微控制器启动后,再执行flash的用户程序前,Bootloader会首先运行. 在复位流程中,处理器会取出MSP的初始化值和复位向量,然后开始执行复位处理,这些信息都放在一个叫做启动代码的程序文件中.启动代码中的复位处理可能还会旅行初始化的职责,比如时

目录 一.安装系统前准备 准备U盘 准备好一个制作启动盘的软件 准备系统镜像 二.接下来先制作启动盘(以微PE为例) 三.插上u盘,调BIOS(BIOS即基本输入输出系统) 四.进入PE 五.开始安装系统 1.安装的是Ghost系统 2.安装官方版系统 <1>. 使用CGI备份还原工具安装 <2>. 使用win安装器安装 3.安装双系统的方法(多系统可参考) 六.补充 1.Ghost版和官方版区别:(下面只是本人的一些见解) 2.最新的BIOS中英文对照表 ====BIOS界面基础