1.建立一个工程. 硬件设计 2.IP integrator -> create block desgin;Run Block Automation. 3.add IP -> AXI GPIO;ritht-click -> Costomize Blocking or double left-click,gpio 8bits leds: 3. Run Connection Automation -> select all. 4.file -> save 硬件处理 5.Tools

zynq最核心的设计理念就是软件加硬件,即PS+PL.通过软硬件协同设计,结合了FPGA与双arm9内核,对于嵌入式拥有极大的优势. SoC:System on Chip的缩写,称为芯片级系统,也有称片上系统,意指它是一个产品,是一个有专用目标的集成电路,其中包含完整系统并有嵌入软件的全部内容. 整个片上系统主要使用资源:ZYNQ系列FPGA XC7Z020.2片DDR.串口芯片(USB转UART).zedboard板子自带了这些资源,不需要另外添加模块. PL部分(VIVADO): 新建工程,

使用Block Memory进行PS和PL的数据交互或者数据共享,通过zynq PS端的Master GP0端口向BRAM写数据,然后再通过PS端的Mater GP1把数据读出来,将结果打印输出到串口终端显示.涉及到AXI BRAM Controller 和 Block Memery Generator等IP的使用. 本文所使用的开发板是zedboardPC 开发环境版本:Vivado 2016.2  Xilinx SDK 2016.2--------------------- 作者:wangd

看了一段时间的DDR手册,感觉大体有一点了解了,想要实际上板调试,然而实验室可用的开发板不多,拿了一块zynq板看了看,DDR确实有,但是已经集成了控制器,而且控制器还放到了PS端,PL只能通过AXI接口访问.     无奈另外两块开发板也这样,索性就用AXI去控制吧,正好还能再复习一遍AXI. 先简单介绍一下zynq,其全称是ZedBoard Zynq Evaluation and Development Kit  , FPGA芯片型号为xc7z020clg484-1. 片内包含一个丰富特性的

 基于Vivado HLS在zedboard中的Sobel滤波算法实现 平台:zedboard  + Webcam 工具:g++4.6  + VIVADO HLS  + XILINX EDK + XILINX SDK 系统:ubuntu12.04 总体设计思路 sobel 算法理论基础       索贝尔算子(Sobel operator)主要用作边缘检测,在技术上,它是一离散性差分算子,用来运算图像亮度函数的灰度之近似值.在图像的任何一点使用此算子,将会产生对应的灰度矢量或是其法矢量. 该

本帖最后由 xinxincaijq 于 2013-1-9 10:27 编辑 一步一步学ZedBoard & Zynq(四):基于AXI Lite 总线的从设备IP设计 转自博客:http://www.eeboard.com/bbs/thread-6206-1-1.html 本小节通过使用XPS中的定制IP向导(ipwiz),为已经存在的ARM PS 系统添加用户自定IP(Custom IP ),了解AXI Lite IP基本结构,并掌握AXI Lite IP的定制方法,为后续编写复杂AXI IP

其实在zedboard   SDK中不用初始化串口的也就是platform()可以不写 ,初始化在EDK导入SDK中就写好了  具体看bsp文件夹下面的汇编.但是如果我们想要在SDK中改变串口设置的话,那么就必须在main中添加下面函数  . init_uart() { #ifdef STDOUT_IS_PS7_UART     /* Use the PS UART for Zynq devices */     XUartPs Uart_Ps_0;     XUartPs_Config *Co

ZedBoard开发板由PL和PS两大部分组成, 对PS操作,一般有两个办法: (1).在Windows系统上面,使用SDK新建C Project SDK自带编译环境,编译后自动产生elf文件.使用U盘将elf拷贝到Zedboard,运行即可. (2).在Linux系统上面,使用xilinx-arm-linux交叉编译链,编译C文件,将编译后的文件拷贝到Zedboard即可. 下面详细讲述在Ubuntu系统上搭建xilink交叉编译环境的过程: 1.交叉编译环境搭建 (1)下载交叉编译工具链(x

http://www.tuicool.com/articles/eQ7nEn 最终到了HLS部分.HLS是High Level Synthesis的缩写,是一种能够将高级程序设计语言C,C++.SystemC综合为RTL代码的工具. 生产力的发展推动了设计模式.在电子技术0基础阶段,人们关注的是RLC电路.通过建立微分方程求解电路响应. 门级电路是对RLC的初步封装,人们进而採用布尔代数.卡诺图进行电路设计与分析.之后随着集成电路进一步发展.门电路能够集成为寄存器.触发器.ROM等宏单元.设计工

本次介绍用Vivado构建Zedboard开发板的硬件平台+SDK开发应用程序(Zedboard裸机开发) 过程如下: 一.运行Vivado,建立新工程 指定好工程路径,下一步,选择RTL Project,勾选"Do not specify sources at this time"(先不添加源文件和引脚约束) 接下来选择对应的开发板,勾选Board,选择Zedboard XXXX 最后的界面显示了新建工程的相关信息: 点击finish完成. 二.添加处理器zynq-7000(IP)内

一.原理简介 Vivado版本:2016.2 OLED型号:128*32的UG-2832HSWEG04 ZedBoard的OLED部分电路原理图如下:(需要我们关心的是我用红色椭圆标注出来的3处,一共6个信号) zedboard控制OLED的主要方法是:自己设计一个IP核,把OLED对应的6个控制引脚进行逻辑设计和约束,IP核通过AXI总线,把OLED对应的6个控制引脚和PS联系起来.通过PS编写相应的驱动程序,即可实现对OLED的控制.方案如下:  二.在Vivado中进行硬件设计 1.创建工

前言 本文简要介绍在vivado中创建PS工程.单纯使用zynq芯片的PS部分就像使用普通ARM芯片一样,只是多了建立Zynq硬件系统这一个步骤.vivado创建PL工程参见此处 新建工程 与vivado 创建FPGA工程相同 建立Zynq硬件系统 新建块设计 添加zynq处理器IP核 自动配置 添加一个GPIO IP核,同样自动配置,然后在空白处右击选择Regenerate Layout,重新布局 可以将GPIO核改名为LED,核的端口也改为LED 配置 双击zynq核进行配置,此处不需要配置

前言 这是我学习Zedboard时做的笔记 Zedboard是什么 Zedboard是Xilinx公司推出的搭载了Zynq芯片的开发板,其中Zynq芯片采用全新的设计理念,将ARM处理器嵌入FPGA可编程逻辑内.Zynq芯片既有高性能的处理能力,又有灵活的可编程配置.ARM部分称为PS(Processing System),而FPGA部分称为PL(Programmable Logic),两者通过片内总线AXI互联. 在设计角度方面,可以把FPGA看成挂载在处理器上的可重配置外设,也可以看成与处理

转载来自于:http://http//www.eefocus.com/crazybingo/blog/2013-02/289101_ab4c8.html 1. Xilinx FPGA相关连接 1) Xilinx官方网站 http://www.eefocus.com/blog/link2url.php?link=http://www.xilinx.com/ 2) 电子创新网 Xilinx:各种关于Xilinx开发板套件的资料以及相关技术资料.手册等信息! http://www.eefocus.co

本篇文章目的是使用Block Memory进行PS和PL的数据交互或者数据共享,通过zynq PS端的Master GP0端口向BRAM写数据,然后再通过PS端的Mater GP1把数据读出来,将结果打印输出到串口终端显示. 涉及到AXI BRAM Controller 和 Block Memery Generator等IP的使用.   本系列文章尽可能的让每一个实验都相对独立,过程尽可能保证完整性,保证实验的可重现性. 但是用到的模块或者IP的具体作用和用法不保证都重复详细的介绍.   本文所

本篇文章主要介绍外设(PL)产生的中断请求,在PS端进行处理. 在PL端通过按键产生中断,PS接受到之后点亮相应的LED. 本文所使用的开发板是zedboardPC 开发环境版本:Vivado 2015.4 Xilinx SDK 2015.4 搭建硬件工程 建好工程后,添加ZYNQ IP 双击 ZYNQ,打开Re-customize IP对话框,使能IRQ_P2P 使能UART1 点击Run Connection Automation,按照如图所示配置,点击OK 添加一个GPIO IP,按照如图

zedboard提供的demo系统很迷你,但是也能移植嵌入式Web服务器的.这里就移植boa服务器. 1.下载Boa服务器源代码(安装好了交叉编译器) http://www.boa.org/,选择最后一个发布的版本0.94.13 tar -xzvf boa-0.94.13.tar.gz  -C  /home/xzy/sdb1/boa/ 目录自己选择,要安装好交叉编译器 2.修改 进入解压后的src这个文件夹,执行./configure,如果没有可执行权限的话用chmod就可以了. 修改Makef

基于Vivado的嵌入式开发 ——PS走起 硬件平台:ZedBoard 开发工具:Vivado 2014.2 1.规划 废话不多说,依然是流水灯,这次是采用PS+PL实现. 功能依旧简单,目标是为了学习IP核的添加方式.熟悉嵌入式系统设计界面.熟悉Vivado下ChipScope的使用方法. 1) 项目功能:流水灯 2) 编程语言:C 3) 设计流程:建立工程à添加ARM内核.GPIO IPà综合.实现.烧写à板级测试(此处不再给现象,和上一篇相同) 2.设计 整体框图为: 核心功能由ARM软件

zynq系列FPGA分为PS部分和PL部分. PL: 可编程逻辑 (Progarmmable Logic), 就是FPGA部分. PS: 处理系统 (Processing System) , 就是与FPGA无关的ARM的SOC的部分,实质是直接操作arm9内核的处理器. 这次先是最简单地在PL部分编写一个流水灯实验的代码. 使用的开发环境是vivado 2016.4. 1.新建工程,Create New Project. 2.next. 3.选择工程目录,和输入工程名字. 4.选择RTL Pro

1. 刚开始学习使用,不知道从哪里开始,手上的资料也很乱,至于这个板子需要学什么也不清楚. 2. 第一个工程就从helloworld开始吧,Zed板上的Zynq是一个PS(processing system, 双核A9 + 存储管理 + 外设)+ PL(programable Logic) 结构,如果不使用PL,zynq的开发和普通的ARM 芯片开发一样.不同的是PS单元是可配置,因而硬件信息是不固定的.这也是zynq灵活性的一个表现. 原来如此. 3. PlanAhead 14.1 + XPS